特許
J-GLOBAL ID：200903077671317058

半導体装置及びその製造方法

発明者：
疋田 智之

疋田 智之 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 特許業務法人原謙三国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2006-355592
公開番号（公開出願番号）：特開2008-166570
出願日： 2006年12月28日
公開日（公表日）： 2008年07月17日
要約：
【課題】高耐圧トランジスタの占有面積を縮小することができる半導体装置を提供する。【解決手段】半導体装置は、P型半導体基板9の表面に形成される素子分離領域8によって区画された活性領域に、チャネル領域と、チャネル領域の両側に配置されるソース・ドレイン領域7とが形成されており、チャネル領域には、ゲート絶縁膜2が形成されており、ゲート絶縁膜2の上にゲート電極4が形成されており、ゲート絶縁膜2は、その周縁部に中央部よりも厚く形成されたバーズヘッド3を有する。【選択図】図1
請求項（抜粋）：
第1導電型半導体基板の表面に形成される素子分離領域によって区画された活性領域に、チャネル領域と、前記チャネル領域の両側に配置されるソース・ドレイン領域とが形成されており、前記チャネル領域には、ゲート絶縁膜が形成されており、前記ゲート絶縁膜の上にゲート電極が形成されている半導体装置であって、 前記ゲート絶縁膜は、その周縁部に中央部よりも厚く形成されたバーズヘッドを有することを特徴とする半導体装置。
IPC (4件)：
H01L 21/823 ,  H01L 27/088 ,  H01L 29/78 ,  H01L 21/316
FI (3件)：
H01L27/08 102C ,  H01L29/78 301G ,  H01L21/316 S
Fターム (50件)：
5F048AA01 ,  5F048AA05 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB16 ,  5F048BB20 ,  5F048BC06 ,  5F048BC07 ,  5F048BC18 ,  5F048BC19 ,  5F048BE03 ,  5F048BE04 ,  5F048BF07 ,  5F048BF11 ,  5F048BF16 ,  5F048BG13 ,  5F048DA23 ,  5F058BA01 ,  5F058BC02 ,  5F058BD04 ,  5F058BF55 ,  5F058BF62 ,  5F058BF63 ,  5F058BF67 ,  5F058BF68 ,  5F058BJ01 ,  5F140AA25 ,  5F140AA39 ,  5F140AB03 ,  5F140BC06 ,  5F140BC17 ,  5F140BC19 ,  5F140BD19 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BG08 ,  5F140BG36 ,  5F140BG40 ,  5F140BH17 ,  5F140BJ01 ,  5F140BJ05 ,  5F140BK02 ,  5F140BK13 ,  5F140CB01 ,  5F140CB04 ,  5F140CB08 ,  5F140CC12
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM