特許
J-GLOBAL ID:200903077715410662

半導体装置

発明者:
出願人/特許権者:
代理人 (8件): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2004-327727
公開番号(公開出願番号):特開2006-140271
出願日: 2004年11月11日
公開日(公表日): 2006年06月01日
要約:
【課題】MEMS素子の信頼性の向上を図る。【解決手段】半導体装置は、サーフェイスMEMS素子を有する半導体装置であって、半導体基板11と、この半導体基板11の上方に空間34を設けて配置され、下部電極19と上部電極21とこれら下部電極19及び上部電極21に挟まれた圧電体層20とを有し、下部電極19、上部電極21及び圧電体層20のうち少なくとも圧電体層20の全面がほぼ平坦であるアクチュエータ22a,22bとを具備する。【選択図】 図2
請求項(抜粋):
サーフェイスMEMS素子を有する半導体装置であって、 半導体基板と、 前記半導体基板の上方に空間を設けて配置され、下部電極と上部電極とこれら下部電極及び上部電極に挟まれた圧電体層とを有し、前記下部電極、前記上部電極及び前記圧電体層のうち少なくとも前記圧電体層の全面がほぼ平坦であるアクチュエータと を具備することを特徴とする半導体装置。
IPC (15件):
H01L 41/08 ,  H01H 57/00 ,  H01L 29/93 ,  H04R 17/00 ,  H01L 41/09 ,  H01L 41/187 ,  H01L 41/193 ,  H01L 41/18 ,  H01L 41/22 ,  H01L 27/105 ,  H01L 21/824 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 27/06 ,  H01L 21/823
FI (16件):
H01L41/08 D ,  H01H57/00 A ,  H01H57/00 C ,  H01L29/93 C ,  H04R17/00 ,  H01L41/08 C ,  H01L41/08 Z ,  H01L41/18 101B ,  H01L41/18 101D ,  H01L41/18 102 ,  H01L41/18 101Z ,  H01L41/22 Z ,  H01L27/10 444B ,  H01L27/04 A ,  H01L27/04 F ,  H01L27/06 102A
Fターム (23件):
5D004AA13 ,  5D004CC01 ,  5D004CD08 ,  5F038AC20 ,  5F038AV06 ,  5F038AZ10 ,  5F038CA02 ,  5F038DF01 ,  5F038EZ20 ,  5F048AC10 ,  5F048BA01 ,  5F048BE02 ,  5F048BF16 ,  5F048BG13 ,  5F048DA23 ,  5F083FR02 ,  5F083HA02 ,  5F083JA15 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083NA01
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る