差動増幅回路

発明者： ,
出願人/特許権者：
代理人 (1件)：土井健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-309014
公開番号（公開出願番号）：特開2000-138576
出願日： 1998年10月29日
公開日（公表日）： 2000年05月16日
要約：

【要約】【課題】製造バラツキにより出力信号レベルが変動することを防止し、小振幅の差動入力信号が変動する場合でも受信することができる差動増幅回路を提供する。【解決手段】ゲートに入力が供給され、ドレインに負荷回路が接続され、ソースに電流源が接続された1対の入力MOSトランジスタN1,N2を有する差動増幅回路において、電流源I1の電流値を入力MOSトランジスタの特性変動に連動して変動させて、入力MOSトランジスタのドレイン端子n1に生成される出力レベルの変動を抑える。即ち、製造プロセスによりNチャネルトランジスタの電流駆動能力が高くなるように変動する場合は、電流値を抑え、Nチャネルトランジスタの電流駆動能力が低くなるように変動する場合は、電流値を大きくする電流源回路を設ける。ドレイン端子n1の出力レベルは、負荷回路L1,L2のインピーダンスと入力トランジスタN1,N2のインピーダンスの比によって決定する。従って、Nチャネルトランジスタの電流駆動能力が高くなりそのインピーダンスが下がる場合は、電流源の電流値を減少させ、出力レベルの低下を抑える。

請求項（抜粋）：

同一の半導体基板内に形成され、入力を比較して増幅された出力を生成する差動増幅回路において、ゲートに第1及び第2の入力がそれぞれ供給され、ドレインがそれぞれ負荷回路を介して第1の電源に接続され、ソースが共通接続された1対の第1導電型の入力MOSトランジスタと、前記ソースと第2の電源の間に設けられ、前記ソースに電流を供給する電流源とを有し、前記電流源は、第1導電型のMOSトランジスタの駆動能力が前記第1導電型と反対の第2導電型のMOSトランジスタに対してより高い方向に変動する第1の状態の場合は、第1の電流を供給し、より低い方向に変動する第2の状態の場合は、前記第1の電流より大きい第2の電流を供給することを特徴とする差動増幅回路。

IPC (2件)：

H03K 19/0175 , H03F 3/45

FI (2件)：

H03K 19/00 101 K , H03F 3/45 Z

Fターム (28件)：

5J056AA00 , 5J056AA01 , 5J056BB38 , 5J056CC01 , 5J056DD13 , 5J056DD28 , 5J056EE07 , 5J056FF09 , 5J066AA01 , 5J066AA12 , 5J066CA11 , 5J066CA15 , 5J066FA18 , 5J066HA10 , 5J066HA17 , 5J066HA25 , 5J066KA04 , 5J066KA05 , 5J066KA09 , 5J066KA12 , 5J066MA21 , 5J066ND01 , 5J066ND11 , 5J066ND14 , 5J066ND22 , 5J066ND23 , 5J066PD01 , 5J066TA06

引用特許：

審査官引用 (6件)

特開平4-288709
半導体集積回路
公報種別：公開公報出願番号：特願平6-030470 出願人：富士通株式会社
半導体集積回路
公報種別：公開公報出願番号：特願平8-115840 出願人：日本電気株式会社

全件表示

前のページに戻る