特許

J-GLOBAL ID：200903077776926050

薄膜トランジスタ

発明者： 木村 睦
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-062016
公開番号（公開出願番号）：特開2000-260993
出願日： 1999年03月09日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】 薄膜トランジスタにおいて、半導体膜とゲート絶縁膜との界面に存在する表面粗さによる、キャリア伝導阻害・オン電流低下を、抑制することを目的とする。【解決手段】 表面粗さの突起部の頂角Aが、A > 90度、を満たすようにする。表面粗さの突起部の幅Wおよび高さHが、(W/2)/H > tan(90度/2)、を満たすようにする。

請求項（抜粋）：

半導体膜とゲート電極とを備え、前記半導体膜と前記ゲート電極との間にゲート絶縁膜を備えた、薄膜トランジスタにおいて、前記半導体膜と前記ゲート絶縁膜との界面に存在する表面粗さの突起部の頂角Aが、A > 90度を満たすことを特徴とする、薄膜トランジスタ。

IPC (3件)：

H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/336

FI (3件)：

H01L 29/78 618 C ,  G02F 1/136 500 ,  H01L 29/78 617 S

Fターム (24件)：

2H092JA25 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JA44 ,  2H092JA46 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB33 ,  2H092JB38 ,  2H092KA04 ,  2H092KA07 ,  2H092NA22 ,  2H092NA25 ,  5F110CC02 ,  5F110GG02 ,  5F110GG13 ,  5F110GG22 ,  5F110GG23 ,  5F110GG28 ,  5F110GG60 ,  5F110PP03 ,  5F110QQ11

引用特許：

審査官引用 (3件)

• 薄膜半導体素子およびその製法
  公報種別：公開公報   出願番号：特願平6-051175   出願人：株式会社ジーティシー
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平4-140800   出願人：三菱電機株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-293547   出願人：シャープ株式会社