特許
J-GLOBAL ID：200903078248759458
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (8件)：
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-131800
公開番号（公開出願番号）：特開2007-305210
出願日： 2006年05月10日
公開日（公表日）： 2007年11月22日
要約：
【課題】大容量化および高速化に有利な半導体記憶装置を提供する。【解決手段】半導体記憶装置は、n(nは自然数)ビットデータを記憶することが可能なメモリセルMCを複数有する第1領域11-2と、k(k>n:kは自然数)ビットデータを記憶することが可能なメモリセルを複数有する第2領域11-1とを備えたメモリセルアレイ11と、複数のデータキャッシュを備えたデータ記憶回路27と、前記第1領域の前記k/n個のメモリセルから読み出した前記kビットデータを前記データ記憶回路に記憶させ、前記第2領域のメモリセルに記憶させるように前記メモリセルアレイおよび前記データ記憶回路を制御するように構成された制御回路17、20とを具備する。【選択図】 図1
請求項（抜粋）：
n(nは自然数)ビットデータを記憶することが可能なメモリセルを複数有する第1領域と、k(k>n:kは自然数)ビットデータを記憶することが可能なメモリセルを複数有する第2領域とを備えたメモリセルアレイと、
複数のデータキャッシュを備えたデータ記憶回路と、
前記第1領域の前記k/n個のメモリセルから読み出した前記kビットデータを前記データ記憶回路に記憶させ、前記第2領域のメモリセルに記憶させるように前記メモリセルアレイおよび前記データ記憶回路を制御するように構成された制御回路とを具備すること
を特徴とする半導体記憶装置。
IPC (2件)：
FI (4件)：
G11C17/00 611G
, G11C17/00 613
, G11C17/00 641
, G11C17/00 622E
5B125BA02
, 5B125BA19
, 5B125CA01
, 5B125DA03
, 5B125DB02
, 5B125EA05
, 5B125EB01
, 5B125ED07
, 5B125ED10
, 5B125EE04
, 5B125FA02
