特許
J-GLOBAL ID：200903078589813175

バルク通信装置およびバルク通信のための同期確立方法

発明者：
寺尾 勝

寺尾 勝 について

, 
佐浦 浩市

佐浦 浩市 について


出願人/特許権者：
株式会社日立テレコムテクノロジー

株式会社日立テレコムテクノロジー について


代理人 (1件)： 青木 輝夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-052408
公開番号（公開出願番号）：特開2000-253092
出願日： 1999年03月01日
公開日（公表日）： 2000年09月14日
要約：
【要約】【課題】 より信頼性の高い同期確立を実行するバルク通信装置およびバルク通信のための同期確立方法を得る。【解決手段】 データ端末1と端末インタフェース部21とが接続され、回線制御部24〜26が高速ディジタル専用線3〜5と接続され、バルク制御部22がバルク通信を行う場合に各回線間3〜5の遅延補正を行い、スクランブル送受信機23が接続されている高速ディジタル回線3〜5上へスクランブルされた“1”あるいは“0”を各回線毎に送信しまたは受信する。本構成により、複数の高速ディジタル専用線3〜5を使用するバルク通信を行う対を成す二つの端末アダプタ間において、制御側、被制御側を動作上で決定できる。このため、制御側、被制御側という設定および誤設定による動作不可が無くなり、どちらの端末アダプタからも再度、バルク同期シーケンスの起動が可能となる。
請求項（抜粋）：
データ端末と接続するための端末インタフェース部と、バルク通信を行う場合に各回線間の遅延補正を行うバルク制御部と、接続されている高速ディジタル回線上へスクランブルされた“1”あるいは“0”を各回線毎に送信し、かつスクランブルされた“1”あるいは“0”を受信するスクランブル送受信機と、それぞれ高速ディジタル専用線と接続するための少なくとも2つの回線制御部と、各構成部の動作を制御する制御部と、を有して構成されたことを特徴とするバルク通信装置。
IPC (4件)：
H04L 29/04 ,  H04J 3/06 ,  H04L 7/00 ,  H04M 11/00 303
FI (4件)：
H04L 13/00 303 Z ,  H04J 3/06 Z ,  H04L 7/00 Z ,  H04M 11/00 303
Fターム (27件)：
5K028AA14 ,  5K028NN01 ,  5K028PP04 ,  5K028QQ01 ,  5K028SS07 ,  5K028SS17 ,  5K034AA05 ,  5K034CC01 ,  5K034DD01 ,  5K034EE13 ,  5K034FF02 ,  5K034FF13 ,  5K034HH16 ,  5K034HH65 ,  5K034JJ11 ,  5K034KK04 ,  5K034TT01 ,  5K034TT02 ,  5K047AA08 ,  5K047BB04 ,  5K047GG33 ,  5K047HH01 ,  5K047KK03 ,  5K047KK13 ,  5K047KK18 ,  5K101LL03 ,  5K101VV04
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM