半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-346404
公開番号（公開出願番号）：特開平11-177036
出願日： 1997年12月16日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】縦型トランジスタ等を用いることなく4F2 サイズのメモリセルを実現し、かつランダムアクセス機能も保つ。【解決手段】トランジスタのソース・ドレイン端子間に強誘電体キャパシタを並列接続してメモリセルが構成され、このメモリセルを複数個直列接続すると共に、該直列接続部の一端に選択トランジスタを接続してメモリセルブロックが構成され、このメモリセルブロックの一端はビット線に接続され、他端はプレート電極に接続されたFRAMにおいて、ビット線対をなす2本のビット線BBL0,BL0Kの各々に接続され、同一のワード線WLに接続される2個のメモリセルブロックは、各々異なる第1のプレート電極PLBLと第2のプレート電極PLBBLに接続されている。

請求項（抜粋）：

トランジスタのソース・ドレイン端子間に強誘電体キャパシタを並列接続してメモリセルが構成され、このメモリセルを複数個直列接続すると共に、該直列接続部の少なくとも一端に選択トランジスタを接続してメモリセルブロックが構成され、このメモリセルブロックの一端はビット線に接続され、他端はプレート電極に接続された半導体記憶装置であって、ビット線対をなす2本のビット線各々に接続され、同一のワード線に接続される2個のメモリセルブロックは、各々異なる第1のプレート電極と第2のプレート電極に接続されてなることを特徴とする半導体記憶装置。

IPC (6件)：

H01L 27/10 451 , G11C 11/22 , G11C 14/00 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (4件)：

H01L 27/10 451 , G11C 11/22 , G11C 11/34 352 A , H01L 29/78 371

引用特許：

審査官引用 (14件)

特開平1-235278
特開平4-071269
不揮発性強誘電体メモリ装置、不揮発性強誘電体メモリアレイ装置及びそのメモリアレイ装置の形成方法
公報種別：公開公報出願番号：特願平5-283594 出願人：ラムトロン・インターナショナル・コーポレーション

全件表示

前のページに戻る