特許
J-GLOBAL ID：200903079093922728

半導体記憶装置

発明者：
藤岡 伸也

藤岡 伸也 について

, 
池田 仁史

池田 仁史 について

, 
松宮 正人

松宮 正人 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2000-054831
公開番号（公開出願番号）：特開2001-243774
出願日： 2000年02月29日
公開日（公表日）： 2001年09月07日
要約：
【要約】【課題】本発明は、ツインストレージ型の半導体記憶装置において、速度向上、消費電力削減、及びチップ面積削減を実現する動作制御方式・回路構成を提供することを目的とする。【解決手段】半導体記憶装置は、2本で対を成す複数対のビット線と、各対のビット線に接続されるセンスアンプと、各対のビット線の一方に接続される第1のメモリセルと、各対のビット線のもう一方に接続され該第1のメモリセルの反転データを格納する第2のメモリセルを含み、該ビット線を所定の電位にプリチャージする手段が設けられていないことを特徴とする。また半導体記憶装置は、該センスアンプがプルアップ動作を開始した後に、プルダウン動作を開始するように制御する制御回路を含むことを特徴とする。
請求項（抜粋）：
2本で対を成す複数対のビット線と、各対のビット線に接続されるセンスアンプと、各対のビット線の一方に接続される第1のメモリセルと、各対のビット線のもう一方に接続され該第1のメモリセルの反転データを格納する第2のメモリセルを含み、該ビット線を所定の電位にプリチャージする手段が設けられていないことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/409 ,  G11C 11/401
FI (2件)：
G11C 11/34 353 F ,  G11C 11/34 362 B
Fターム (12件)：
5B024AA01 ,  5B024AA07 ,  5B024AA15 ,  5B024BA05 ,  5B024BA09 ,  5B024BA13 ,  5B024BA21 ,  5B024BA23 ,  5B024BA25 ,  5B024BA27 ,  5B024CA11 ,  5B024CA21
引用特許：
審査官引用 (21件)
  • 特開昭59-114865
  • 特開平4-177691
  • 特開昭55-157194
全件表示

前のページに戻る

TOP

BOTTOM