特許
J-GLOBAL ID：200903079115020430

半導体装置

発明者：
本間 荘一

本間 荘一 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願2001-201012
公開番号（公開出願番号）：特開2003-017531
出願日： 2001年07月02日
公開日（公表日）： 2003年01月17日
要約：
【要約】【課題】 半導体素子が配線基板にフリップチップ接続された半導体装置において、接続部の信頼性を高める。【解決手段】 本発明の半導体装置では、半導体素子の電極端子と配線基板の配線層とが、バンプを介する2種類以上の接合形態により接続されている。バンプを介する接合形態としては、はんだ同士の溶融による接合、はんだとそれに濡れる金属との溶融による接合、同種または異種の金属相互の拡散または圧接による接合、導電性粒子同士の接触による接合から選ばれる2種類以上の接合形態を適用することができる。
請求項（抜粋）：
絶縁基板の少なくとも一方の主面に配線層が形成された配線基板と、前記配線基板の配線層形成面上にフェースダウンに搭載された半導体素子と、前記半導体素子の電極端子と前記配線基板の配線層の少なくとも一方の上に形成されたバンプを備え、前記半導体素子の電極端子と前記配線基板の配線層とが、前記バンプを介する2種類以上の接合形態により接続されていることを特徴とする半導体装置。
IPC (5件)：
H01L 21/60 311 ,  H01L 21/60 ,  H05K 1/18 ,  H05K 3/32 ,  H05K 3/34 501
FI (6件)：
H01L 21/60 311 S ,  H05K 1/18 L ,  H05K 3/32 B ,  H05K 3/32 C ,  H05K 3/34 501 E ,  H01L 21/92 602 C
Fターム (31件)：
5E319AA03 ,  5E319AB06 ,  5E319AC02 ,  5E319AC03 ,  5E319AC04 ,  5E319AC17 ,  5E319BB04 ,  5E319BB16 ,  5E319BB20 ,  5E319CC12 ,  5E319CC33 ,  5E319CC61 ,  5E319CD04 ,  5E319CD26 ,  5E319CD29 ,  5E319GG03 ,  5E336AA04 ,  5E336BB12 ,  5E336BB15 ,  5E336BB18 ,  5E336BC28 ,  5E336CC31 ,  5E336CC58 ,  5E336EE03 ,  5E336EE05 ,  5E336EE08 ,  5E336GG06 ,  5F044KK01 ,  5F044LL04 ,  5F044LL07 ,  5F044LL09
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM