特許
J-GLOBAL ID：200903096153273610

半導体実装装置及び半導体チップの実装方法

発明者：
本村 知久

本村 知久 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-021330
公開番号（公開出願番号）：特開2000-223534
出願日： 1999年01月29日
公開日（公表日）： 2000年08月11日
要約：
【要約】【課題】金バンプの形成された半導体チップを、銅メッキされた基板電極に低い接触抵抗で接続可能な実装方法を提供する。【解決手段】基板電極表面に有機物剥離処理を行い、更に露出した銅表面のエッチング処理を行うことにより表面を清浄化し、その後にガラスフィラー入りのエポキシ樹脂を用いて半導体チップを実装する。
請求項（抜粋）：
実装電極を表面に有する配線基板と、前記配線基板表面に対向して載置され前記配線基板表面に対向する表面に金属バンプの形成された半導体チップとを具備し、前記配線基板表面の前記実装電極に前記金属バンプが電気的に接続され、前記配線基板表面と前記半導体チップ表面間の前記金属バンプの形成されていない領域に樹脂層を有する半導体実装装置において、前記樹脂層の熱膨張係数が前記配線基板の熱膨張係数よりも小さいことを特徴とする半導体実装装置。
IPC (2件)：
H01L 21/60 311 ,  H01L 21/56
FI (2件)：
H01L 21/60 311 S ,  H01L 21/56 E
Fターム (10件)：
5F044KK01 ,  5F044LL09 ,  5F044LL11 ,  5F044LL15 ,  5F044QQ01 ,  5F061AA01 ,  5F061BA03 ,  5F061CA04 ,  5F061CA26 ,  5F061CB03
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM