特許
J-GLOBAL ID：200903079258499345

回路基板装置及び設計支援装置

発明者：
上野 修

上野 修 について

, 
新垣 均

新垣 均 について


出願人/特許権者：
富士ゼロックス株式会社

富士ゼロックス株式会社 について


代理人 (1件)： 中島 淳 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-062490
公開番号（公開出願番号）：特開2001-332825
出願日： 2001年03月06日
公開日（公表日）： 2001年11月30日
要約：
【要約】【課題】 回路基板の電源・グランド層の形状が複雑となる場合でも、少ない数の終端素子で電源・グランド層に起因する不要放射を抑制することができる回路基板装置及び設計支援装置を提供する。【解決手段】 回路基板装置10は、一定間隔をおいて対向するように配置された電源層11及びグランド層12とを有し、電源層11とグランド層12との間には誘電体が配置されている。電源面11は凸形状のスリット29により2つの電源面11A、11Bに分割され、帯状に電源面端部13が形成されている。電源面端部13は電源層11とグランド層12との間における特性インピーダンスを所定長さLに亘って保持している。電源面端部13の終端部14には、この特性インピーダンスと等しい値をもつ終端負荷15が電源面端部13とグランド面12との間に接続されている。
請求項（抜粋）：
隣接する電源領域及びグランド領域を含む回路基板装置において、前記隣接する電源領域及び前記グランド領域のうち少なくとも一方の領域が、線路とみなせる形状のとき、当該一方の領域の終端部付近で前記電源領域及び前記グランド領域間に、当該領域間の特性インピーダンスと略一致するインピーダンスを有する終端素子を接続したことを特徴とする回路基板装置。
IPC (7件)：
H05K 1/02 ,  G06F 17/50 658 ,  G06F 17/50 ,  G06F 17/50 666 ,  H05K 3/00 ,  H05K 3/46 ,  H05K 9/00
FI (10件)：
H05K 1/02 N ,  G06F 17/50 658 K ,  G06F 17/50 658 S ,  G06F 17/50 658 V ,  G06F 17/50 666 V ,  H05K 3/00 D ,  H05K 3/46 Z ,  H05K 3/46 Q ,  H05K 3/46 N ,  H05K 9/00 R
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM