特許
J-GLOBAL ID:200903079451778677

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 日向寺 雅彦
公報種別:公開公報
出願番号(国際出願番号):特願2006-170689
公開番号(公開出願番号):特開2008-004643
出願日: 2006年06月20日
公開日(公表日): 2008年01月10日
要約:
【課題】終端部での局所的な電界集中を抑えることで、高信頼性、高耐量が得られる半導体装置を提供する。【解決手段】第1導電型の第1の半導体層と、第1の半導体層の主面上に設けられた第1導電型の第1の半導体ピラー領域と、第1の半導体層の前記主面に対して略平行な方向に第1の半導体ピラー領域と共に周期的配列構造を形成するように、第1の半導体ピラー領域に隣接して第1の半導体層の主面上に設けられた第2導電型の第2の半導体ピラー領域と、第1の半導体ピラー領域及び第2の半導体ピラー領域の周期的配列構造が形成された素子部の外側の終端部における第1の半導体層の上に設けられ、第1の半導体ピラー領域よりも不純物濃度が低い第1導電型の第2の半導体層と、第2の半導体層中に選択的に埋め込まれた第2導電型半導体の埋め込みガードリング層と、を備えている。【選択図】図1
請求項(抜粋):
第1導電型の第1の半導体層と、 前記第1の半導体層の主面上に設けられた第1導電型の第1の半導体ピラー領域と、 前記第1の半導体層の前記主面に対して略平行な方向に前記第1の半導体ピラー領域と共に周期的配列構造を形成するように、前記第1の半導体ピラー領域に隣接して前記第1の半導体層の前記主面上に設けられた第2導電型の第2の半導体ピラー領域と、 前記第1の半導体層の前記主面の反対側に設けられた第1の主電極と、 前記第1の半導体ピラー領域及び前記第2の半導体ピラー領域の上に選択的に設けられた第2導電型の第1の半導体領域と、 前記第1の半導体領域の表面に選択的に設けられた第1導電型の第2の半導体領域と、 前記第1の半導体領域及び前記第2の半導体領域に接して設けられた第2の主電極と、 前記第1の半導体領域、前記第2の半導体領域および前記第1の半導体ピラー領域の上に絶縁膜を介して設けられた制御電極と、 前記第1の半導体ピラー領域及び前記第2の半導体ピラー領域の周期的配列構造が形成された素子部の外側の終端部における前記第1の半導体層の上に設けられ、前記第1の半導体ピラー領域よりも不純物濃度が低い第1導電型の第2の半導体層と、 前記第2の半導体層中に選択的に埋め込まれた第2導電型半導体の埋め込みガードリング層と、 を備えたことを特徴とする半導体装置。
IPC (9件):
H01L 29/78 ,  H01L 29/41 ,  H01L 29/47 ,  H01L 29/872 ,  H01L 29/06 ,  H01L 21/336 ,  H01L 29/739 ,  H01L 29/12 ,  H01L 29/861
FI (13件):
H01L29/78 652H ,  H01L29/44 Y ,  H01L29/48 E ,  H01L29/78 652J ,  H01L29/78 652P ,  H01L29/78 658F ,  H01L29/78 655F ,  H01L29/78 653A ,  H01L29/78 652T ,  H01L29/91 D ,  H01L29/06 301G ,  H01L29/06 301F ,  H01L29/06 301V
Fターム (16件):
4M104AA01 ,  4M104AA03 ,  4M104AA04 ,  4M104AA10 ,  4M104FF02 ,  4M104FF09 ,  4M104FF10 ,  4M104FF31 ,  4M104FF32 ,  4M104FF35 ,  4M104GG02 ,  4M104GG03 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH18
引用特許:
出願人引用 (1件)
  • 高耐圧半導体素子
    公報種別:公開公報   出願番号:特願平11-077198   出願人:株式会社東芝
審査官引用 (6件)
全件表示

前のページに戻る