半導体不揮発性記憶装置

発明者： , , , , , , ,
出願人/特許権者： ,
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-359258
公開番号（公開出願番号）：特開平11-191298
出願日： 1997年12月26日
公開日（公表日）： 1999年07月13日
要約：

【要約】【課題】メモリアレイを構成するメモリセルの接続を副ビット線の階層構成とする技術はビット線の寄生容量を軽減でき、さらに読み出し動作速度の高速化に有効なメモリセル接続方式と差動型センスアンプの差入力の取り方を提供する。【解決手段】メモリセル接続方式として主ビット線BLと副ビット線を接続するSiD-MOSの他に副ビット線に対し、副ビット線をディスチャージを行うトランジスタSiDB-MOSを備える。読み出し動作において、そのゲート信号SiDBは、SiD-MOSのゲート信号SiDの相補信号とする。差動型センスアンプを用い、読み出しビット線とリファレンスビット線のプリチャージはSiD-MOSを選択する前に行う。さらに、読み出しビット線に対しメモリセルのおおよそ1/2電流をメモリセル電流を打ち消す方向に流す機能を備えている。

請求項（抜粋）：

主ビット線と、上記主ビット線に接続される副ビット線と、上記副ビット線にソース・ドレイン経路が接続され、制御ゲートを有する不揮発性半導体メモリセルをアレイ状に複数配置したメモリセルアレイとを有し、上記主ビット線と、これに接続される副ビット線の間に第1のトランジスタのソース・ドレイン経路を配置し、上記副ビット線に、第2のトランジスタのソース・ドレイン経路を接続したことを特徴とする不揮発性半導体記憶装置。

IPC (6件)：

G11C 16/04 , G11C 16/06 , H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (4件)：

G11C 17/00 622 A , G11C 17/00 635 , H01L 27/10 434 , H01L 29/78 371

引用特許：

審査官引用 (4件)

不揮発性半導体回路
公報種別：公開公報出願番号：特願平5-140329 出願人：株式会社日立製作所
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平9-079784 出願人：株式会社日立製作所
読み出し専用メモリ
公報種別：公開公報出願番号：特願平9-258751 出願人：三菱電機株式会社

全件表示

前のページに戻る