特許
J-GLOBAL ID:200903079589100132

半導体装置とその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人快友国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2005-371593
公開番号(公開出願番号):特開2007-173675
出願日: 2005年12月26日
公開日(公表日): 2007年07月05日
要約:
【課題】 短絡耐量を向上しながらも、アバランシェ現象の発生も抑制する半導体装置を実現すること。【解決手段】 半導体装置10は、オフしたときに空乏層が形成される電界保持領域38を一対の主電極間に備えている。その電界保持領域38は、一対の主電極間方向に直交する面内において、キャリア濃度が相対的に濃い第1部分領域34と、キャリア濃度が相対的に薄い第2部分領域32を備えていることを特徴としている。これにより、短絡耐量を向上しながらも、アバランシェ現象の発生も抑制することができる。【選択図】 図1
請求項(抜粋):
オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている半導体装置であり、 その電界保持領域は、一対の主電極間方向に直交する面内において、キャリア濃度が相対的に濃い第1部分領域と、キャリア濃度が相対的に薄い第2部分領域を備えていることを特徴とする半導体装置。
IPC (3件):
H01L 29/78 ,  H01L 29/739 ,  H01L 21/336
FI (5件):
H01L29/78 652H ,  H01L29/78 653A ,  H01L29/78 655A ,  H01L29/78 658E ,  H01L29/78 658F
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る