特許
J-GLOBAL ID:200903079676567438

機能テスト支援システム、機能テスト支援方法およびハードウエア記述モデル

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-281836
公開番号(公開出願番号):特開2001-101255
出願日: 1999年10月01日
公開日(公表日): 2001年04月13日
要約:
【要約】【課題】シミュレーション実行による各テスト項目のテスト有無を機械的かつ確実に確認することを可能とする機能テスト支援システムを提供する。【解決手段】機能記述記憶部11に記憶されるIEEE標準ハードウエア記述言語VHDLによる設計対象回路の記述には、パッケージ記憶部12に記憶されたプロシージャによりテスト項目がテストされたことをメッセージ出力するステートメントが埋め込まれており、機能シミュレーション実行部13がシミュレーションを実行することによって、このメッセージがメッセージ記憶部14に記憶される。そして、レポート出力部16は、このメッセージ記憶部14に記憶されるメッセージとテスト情報記憶部15に記憶されるテストベクトル名とそれによりテストされるテスト項目との対応を示す情報とからテスト毎にその全てのテストの項目がテストされているか否かを判定し、その結果をレポート出力する。
請求項(抜粋):
集積回路の機能をハードウェア記述言語により1つまたはそれ以上の要素動作の集合として記述した機能記述の機能テストを支援する機能テスト支援システムであって、前記機能記述を検証するための機能シミュレーションのテストベクトルとそのテストベクトルによりテストされるテスト項目との対応関係を記憶するテスト情報記憶手段と、前記機能シミュレーションの実行に伴なって生成される、前記テスト項目の起動条件が満たされたことを示す少なくともテスト項目名を含むメッセージを記憶するメッセージ記憶手段と、前記テスト情報記憶手段および前記メッセージ記憶手段に記憶された情報から前記テストベクトル毎に各テスト項目のテスト有無を判定し、その判定結果をレポート出力するレポート出力手段とを具備することを特徴とする機能テスト支援システム。
IPC (3件):
G06F 17/50 ,  G01R 31/28 ,  G06F 11/22 310
FI (3件):
G06F 11/22 310 B ,  G06F 15/60 672 F ,  G01R 31/28 F
Fターム (13件):
2G032AB01 ,  2G032AC08 ,  2G032AE08 ,  2G032AE10 ,  2G032AE12 ,  2G032AG02 ,  5B046AA08 ,  5B046BA02 ,  5B046JA03 ,  5B046JA05 ,  5B048AA20 ,  5B048CC02 ,  5B048DD05
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る