特許
J-GLOBAL ID：200903079700072208

回路基板とその製造方法

発明者：
坂上 弘之

坂上 弘之 について

, 
高萩 隆行

高萩 隆行 について

, 
新宮原 正三

新宮原 正三 について


出願人/特許権者：
科学技術振興事業団

科学技術振興事業団 について


代理人 (1件)： 長谷川 文廣
公報種別：公開公報
出願番号（国際出願番号）：特願2001-090876
公開番号（公開出願番号）：特開2002-289604
出願日： 2001年03月27日
公開日（公表日）： 2002年10月04日
要約：
【要約】【課題】超LSI などの高集積度・微細化配線を持つ回路基板において問題となる配線信号遅延を解消するための低誘電率膜を、高能率で製造する。【解決手段】半導体集積回路などの基板に、ナノメートルサイズのダイヤモンド微粒子を水あるいは有機溶液に分散したダイヤモンドコロイド溶液をスピンコートなどにより塗布し乾燥させることにより、ダイヤモンド微粒子がナノメートルサイズの空隙(ナノポア)をもって均一に分散された低誘電率のポーラス構造ダイヤモンド膜を形成する。その後、ヘキサクロロジシロキサンのような架橋分子材料の蒸気に曝露して、ダイヤモンド微粒子間を化学的に結合し、膜の強度を高めるようにした。
請求項（抜粋）：
均一に分散された微小な空隙を持ってダイヤモンド微粒子同士が結合されているダイヤモンド膜を有することを特徴とする回路基板。
IPC (4件)：
H01L 21/314 ,  H01L 21/312 ,  H01L 21/316 ,  H01L 21/768
FI (5件)：
H01L 21/314 A ,  H01L 21/312 C ,  H01L 21/316 G ,  H01L 21/90 P ,  H01L 21/90 K
Fターム (40件)：
5F033HH07 ,  5F033JJ08 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK07 ,  5F033MM01 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ54 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR11 ,  5F033RR21 ,  5F033RR29 ,  5F033SS22 ,  5F033TT02 ,  5F033TT04 ,  5F033WW00 ,  5F033WW01 ,  5F033WW03 ,  5F033WW09 ,  5F033XX00 ,  5F033XX24 ,  5F033XX27 ,  5F058BC14 ,  5F058BF46 ,  5F058BH01 ,  5F058BH17 ,  5F058BJ02
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM