特許
J-GLOBAL ID：200903079853773817

半導体装置及びその製造方法

発明者：
佐藤 文彦

佐藤 文彦 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平11-107420
公開番号（公開出願番号）：特開2000-269233
出願日： 1999年04月15日
公開日（公表日）： 2000年09月29日
要約：
【要約】【目的】 縦型バイポーラトランジスタの特性のバラツキを最小にする。【構成】 ベース電極用ポリシリコン膜7に形成される開口101の側面上に、シリコン窒化膜10とシリコン酸化膜9とからなる絶縁側壁を形成する。その絶縁側壁の厚さ(=Wsw)を、開口101内で露出しているベース電極用ポリシリコン膜7の側面から成長する多結晶膜12の厚さのバラツキの範囲の最大厚さ(=Wcrystal)よりも厚くする(すなわち、Wsw>Wcrystal)。その結果、エミッタ電極用ポリシリコン16が堆積される真性ベース領域11上の開口の寸法が、ベース電極用ポリシリコン膜7に形成した開口内部に向かっての多結晶膜12のバラツキのあるせり出し寸法ではなく、絶縁側壁(9+10)により規制される結果、エミッタ面積のバラツキが大幅に抑制され、電気的特性への影響が少なくなる。
請求項（抜粋）：
一導電型の単結晶半導体基板と、前記単結晶半導体基板の主面を覆い、前記単結晶半導体基板の主面の一部を露出させる第1の所定幅を有した第1の開口部を有する第1の絶縁膜と、前記第1の絶縁膜を部分的に覆う逆導電型の第1の半導体層と、前記第1の半導体層を覆う第2の絶縁膜と、前記第1の半導体層と前記第2の絶縁膜とを貫通するように、前記第1の開口部と位置整合した第2の所定幅を有するように形成された第2の開口部であって、前記第2の所定幅が前記第1の所定幅より小さく、その結果、前記第1の半導体層の前記第2の開口部の縁が、前記第1の絶縁膜の前記第1の開口部にせり出すせり出し部をなすようにしている第2の開口部と、前記第2の開口部の側面で露出している前記第1の半導体層の前記せり出し部の側面下部を露出させるように、前記第1の半導体層と前記第2の絶縁膜との前記第2の開口部の側面上に形成された絶縁側壁と、前記第1の絶縁膜の前記第1の開口部内の、前記単結晶半導体基板の主面の前記一部の上に形成された逆導電型の単結晶半導体からなる第2の半導体層と、前記第1の半導体層の前記せり出し部の下面と前記側面下部と、前記第2の半導体層の端部とを結合する逆導電型の第3の半導体層と、前記第2の半導体層の上面領域に形成された、一導電型の第4の半導体層と、前記第4の半導体層の上面上に形成された、一導電型の第5の半導体層とを具備しており、前記絶縁側壁の厚さが、前記第3の半導体層の厚さより大きいことを特徴とする半導体装置。
IPC (3件)：
H01L 21/331 ,  H01L 29/73 ,  H01L 29/165
FI (2件)：
H01L 29/72 ,  H01L 29/165
Fターム (38件)：
5F003AP00 ,  5F003AP04 ,  5F003AZ01 ,  5F003BA11 ,  5F003BA13 ,  5F003BA27 ,  5F003BA93 ,  5F003BA97 ,  5F003BB07 ,  5F003BB08 ,  5F003BB90 ,  5F003BC08 ,  5F003BE07 ,  5F003BE08 ,  5F003BF06 ,  5F003BF90 ,  5F003BG01 ,  5F003BG06 ,  5F003BH07 ,  5F003BH18 ,  5F003BJ16 ,  5F003BP00 ,  5F003BP01 ,  5F003BP11 ,  5F003BP12 ,  5F003BP21 ,  5F003BP23 ,  5F003BP31 ,  5F003BP33 ,  5F003BP34 ,  5F003BP42 ,  5F003BP48 ,  5F003BP93 ,  5F003BS04 ,  5F003BS05 ,  5F003BS06 ,  5F003BS08 ,  5F003BZ03
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM