特許
J-GLOBAL ID：200903080064865900

薄膜トランジスタ基板、その製造方法及び表示装置

発明者：
市村 公二

市村 公二 について


出願人/特許権者：
大日本印刷株式会社

大日本印刷株式会社 について


代理人 (1件)： 吉村 俊一
公報種別：公開公報
出願番号（国際出願番号）：特願2008-089897
公開番号（公開出願番号）：特開2009-246093
出願日： 2008年03月31日
公開日（公表日）： 2009年10月22日
要約：
【課題】静電気による帯電を防止し、素子破壊による不良発生を低減させることができる薄膜トランジスタ基板及びその製造方法を提供する。【解決手段】薄膜トランジスタ基板1を製造する各処理工程に長尺プラスチック基板10をロール・ツー・ロールで供給、巻き取りを行いながらその長尺プラスチック基板10の一方の面S1に薄膜トランジスタ50を形成する薄膜トランジスタ基板1の製造方法であって、少なくとも長尺プラスチック基板10の一方の面S1に薄膜トランジスタ50を形成する前に、長尺プラスチック基板10の他方の面S2の全面に導電膜2を形成する。【選択図】図1
請求項（抜粋）：
プラスチック基板の一方の面に薄膜トランジスタが形成された薄膜トランジスタ基板において、該プラスチック基板の他方の面の全面に導電膜が形成されていることを特徴とする薄膜トランジスタ基板。
IPC (5件)：
H01L 29/786 ,  G02F 1/136 ,  G02F 1/134 ,  G02F 1/133 ,  G09F 9/30
FI (6件)：
H01L29/78 626C ,  G02F1/1368 ,  G02F1/1343 ,  G02F1/1333 500 ,  G09F9/30 310 ,  G09F9/30 338
Fターム (61件)：
2H090JA06 ,  2H090JB03 ,  2H090JC07 ,  2H090LA04 ,  2H092GA64 ,  2H092HA03 ,  2H092JA24 ,  2H092JB79 ,  2H092MA05 ,  2H092MA35 ,  2H092NA27 ,  2H092PA01 ,  5C094AA31 ,  5C094AA43 ,  5C094BA03 ,  5C094BA43 ,  5C094DA13 ,  5C094EA10 ,  5C094EB10 ,  5C094FB12 ,  5C094GB10 ,  5F110AA22 ,  5F110BB01 ,  5F110CC02 ,  5F110DD01 ,  5F110DD06 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110DD18 ,  5F110DD24 ,  5F110EE02 ,  5F110EE03 ,  5F110EE43 ,  5F110EE44 ,  5F110FF02 ,  5F110FF28 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG43 ,  5F110GG44 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HJ22 ,  5F110HJ23 ,  5F110HL02 ,  5F110HL03 ,  5F110HL22 ,  5F110HL23 ,  5F110NN04 ,  5F110NN23 ,  5F110NN34 ,  5F110NN71 ,  5F110PP03 ,  5F110QQ08 ,  5F110QQ10 ,  5F110QQ21
引用特許：
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM