特許
J-GLOBAL ID：200903080093230816

集積回路レイアウトシステム、レイアウト方法及び記録媒体

発明者：
加藤 秋敏

加藤 秋敏 について


出願人/特許権者：
日本電気アイシーマイコンシステム株式会社

日本電気アイシーマイコンシステム株式会社 について


代理人 (1件)： 古溝 聡 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-264812
公開番号（公開出願番号）：特開2001-093980
出願日： 1999年09月20日
公開日（公表日）： 2001年04月06日
要約：
【要約】【課題】 開発TATの短縮化を図ることのできる集積回路レイアウトシステムを提供することである。【解決手段】 ダミーゲート処理部は、ネットリストを取得すると、ダミーゲートを挿入したネットリストを生成する(ステップS13)。フロアプラン処理部は、ネットリスト記憶部に記憶されたネットリストに従って、モジュールの分割を行い、グルーピングを行う(ステップS16)。また、フロアプラン処理部は、分割を行った各対象モジュールに対して、ダミーゲートを分配した後、各対象モジュール内のエリア分割を行う(ステップS18)。レイアウト処理部は、各分割エリア内にダミーゲートが均一に配置されるような座標を決定し(ステップS22)、全てのセルの配置を行い、全てのネットの配線を行う(ステップS25)。
請求項（抜粋）：
集積回路を構成する回路素子の接続関係を規定したネットリストにダミーゲート情報を挿入するダミーゲート挿入手段と、前記ダミーゲート挿入手段によりダミーゲート情報が挿入されたネットリストに従って、各モジュールに対して所定数のダミーゲートを分配するダミーゲート分配手段と、前記ダミーゲート分配手段により分配された各ダミーゲートを、チップ上の各モジュール領域内に均等に配置するダミーゲート配置手段と、を備えることを特徴とする集積回路レイアウトシステム。
IPC (2件)：
H01L 21/82 ,  G06F 17/50
FI (4件)：
H01L 21/82 C ,  G06F 15/60 654 G ,  G06F 15/60 658 A ,  H01L 21/82 B
Fターム (14件)：
5B046AA08 ,  5B046BA05 ,  5B046KA08 ,  5F064AA04 ,  5F064DD03 ,  5F064DD04 ,  5F064DD07 ,  5F064DD13 ,  5F064DD14 ,  5F064DD20 ,  5F064DD50 ,  5F064EE47 ,  5F064HH06 ,  5F064HH13
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM