特許
J-GLOBAL ID：200903080164652822

半導体装置の製造方法

発明者：
李 敏 碩

李 敏 碩 について

, 
李 聖 權

李 聖 權 について


出願人/特許権者：
株式会社ハイニックスセミコンダクター

株式会社ハイニックスセミコンダクター について


代理人 (1件)： 工藤 一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-051331
公開番号（公開出願番号）：特開2006-245578
出願日： 2006年02月27日
公開日（公表日）： 2006年09月14日
要約：
【課題】2以上のゲートパターン間に形成されるコンタクトホールのオープンマージン及びギャップフィルマージンを確保するのに適した半導体装置の製造方法を提供する。【解決手段】基板上に、2個以上のゲートパターンを形成するステップと、該基板上にゲートスペーサ用の第1の絶縁膜を形成するステップと、該第1の絶縁膜上に前記ゲートパターンが埋め込まれるように第2の絶縁膜を形成するステップと、前記第2の絶縁膜を選択的に除去して、前記第1の絶縁膜を露出させるコンタクトホールを形成するステップと、該コンタクトホールにより露出した前記第1の絶縁膜上にゲートスペーサ用の第3の絶縁膜を形成するステップと、前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第1の絶縁膜及び第3の絶縁膜を選択的に除去するステップとを含む半導体装置の製造方法。【選択図】図2C
請求項（抜粋）：
基板上に、少なくとも2個以上のゲートパターンを形成するステップと、 該ゲートパターンが形成された基板上にゲートスペーサ用の第1の絶縁膜を形成するステップと、 該第1の絶縁膜上に前記ゲートパターンが埋め込まれるように第2の絶縁膜を形成するステップと、 前記ゲートパターンの間に埋め込まれた前記第2の絶縁膜を選択的に除去して、前記ゲートスペーサ用の第1の絶縁膜を露出させるコンタクトホールを形成するステップと、 該コンタクトホールにより露出した前記ゲートスペーサ用の第1の絶縁膜上にゲートスペーサ用の第3の絶縁膜を形成するステップと、 前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第1の絶縁膜及び第3の絶縁膜を選択的に除去するステップと を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/768 ,  H01L 21/28
FI (2件)：
H01L21/90 C ,  H01L21/28 L
Fターム (57件)：
4M104AA01 ,  4M104BB01 ,  4M104BB18 ,  4M104BB28 ,  4M104BB33 ,  4M104CC01 ,  4M104DD04 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD19 ,  4M104DD63 ,  4M104DD71 ,  4M104EE05 ,  4M104EE09 ,  4M104EE12 ,  4M104EE14 ,  4M104EE17 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH14 ,  4M104HH20 ,  5F033HH04 ,  5F033HH19 ,  5F033HH28 ,  5F033HH34 ,  5F033KK01 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ15 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ31 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR11 ,  5F033RR13 ,  5F033RR14 ,  5F033RR15 ,  5F033RR25 ,  5F033SS04 ,  5F033SS15 ,  5F033TT02 ,  5F033TT07 ,  5F033TT08 ,  5F033VV06 ,  5F033WW02 ,  5F033XX00 ,  5F033XX03
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM