特許
J-GLOBAL ID：200903080330288964

半導体集積回路装置およびその製造方法

発明者：
野口 純司

野口 純司 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-050903
公開番号（公開出願番号）：特開2001-244331
出願日： 2000年02月28日
公開日（公表日）： 2001年09月07日
要約：
【要約】【課題】 絶縁層に低誘電率材料を採用したダマシンプロセスにおけるCu配線の信頼度を向上することのできる技術を提供する。【解決手段】 有機SOG膜3aおよびTEOS酸化膜3bが下層から順に堆積された積層膜によって構成される第2絶縁層3に溝パターン4が形成されており、この溝パターン4の側壁に設けられたTEOS酸化膜5を介してバリア層6を形成することで、有機SOG膜3aとバリア層6とが直接接するのを防ぐ。これによって、バリア層6の付き廻りや膜質が改善されて、溝パターン4の内部に埋め込まれたCu膜7からのCuの拡散を防止する効果が向上する。
請求項（抜粋）：
基板上の層間絶縁層に設けられた凹パターンにCu配線が埋め込まれた半導体集積回路装置であって、前記層間絶縁層を構成する少なくとも1層は低誘電率材料であり、前記凹パターンの側壁に設けられた絶縁膜を介してバリア層が形成されていることを特徴とする半導体集積回路装置。
IPC (2件)：
H01L 21/768 ,  H01L 21/3205
FI (4件)：
H01L 21/90 B ,  H01L 21/88 R ,  H01L 21/90 Q ,  H01L 21/90 S
Fターム (56件)：
5F033HH11 ,  5F033HH19 ,  5F033HH21 ,  5F033HH27 ,  5F033HH28 ,  5F033HH30 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ27 ,  5F033JJ28 ,  5F033JJ30 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK11 ,  5F033KK19 ,  5F033KK21 ,  5F033KK27 ,  5F033KK28 ,  5F033KK30 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ14 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033RR04 ,  5F033RR11 ,  5F033RR25 ,  5F033SS01 ,  5F033SS04 ,  5F033SS15 ,  5F033SS21 ,  5F033TT04 ,  5F033TT07 ,  5F033TT08 ,  5F033WW02 ,  5F033XX17 ,  5F033XX28
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM