特許
J-GLOBAL ID:200903080482672107

半導体集積回路装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平11-259460
公開番号(公開出願番号):特開2001-085625
出願日: 1999年09月13日
公開日(公表日): 2001年03月30日
要約:
【要約】【課題】 MISFETで構成された容量素子のリーク電流を低減する。【解決手段】 論理部のMISFETよりも厚いゲート酸化膜9Bを有するpチャネル型MISFETの蓄積領域を利用して容量素子C1 を形成する。この容量素子C1 は、低い電源電圧でも安定に動作するよう、ゲート電極10Eの一部を構成する多結晶シリコン膜にn型不純物をドープする。
請求項(抜粋):
第1ゲート絶縁膜を有する第1MISFETと、前記第1ゲート絶縁膜よりも膜厚が薄い第2ゲート絶縁膜を有する第2MISFETと、前記第1MISFETによって構成された容量素子とを備えたことを特徴とする半導体集積回路装置。
IPC (10件):
H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/06 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 27/108 ,  H01L 21/8242
FI (5件):
H01L 27/04 C ,  H01L 27/06 102 A ,  H01L 27/08 321 D ,  H01L 27/10 381 ,  H01L 27/10 671 Z
Fターム (40件):
5F038AC03 ,  5F038AC05 ,  5F038AC14 ,  5F038AC17 ,  5F038AV06 ,  5F038BH03 ,  5F038BH12 ,  5F038CA04 ,  5F038CD14 ,  5F038DF01 ,  5F038DF04 ,  5F038DF05 ,  5F038EZ20 ,  5F048AA07 ,  5F048AB01 ,  5F048AB02 ,  5F048AB03 ,  5F048AB05 ,  5F048AB06 ,  5F048AB07 ,  5F048AB10 ,  5F048AC03 ,  5F048AC10 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB16 ,  5F048BE03 ,  5F048BE09 ,  5F048BF04 ,  5F048BF05 ,  5F048BF06 ,  5F048BF12 ,  5F048BF16 ,  5F048DA27 ,  5F083AD01 ,  5F083AD14 ,  5F083BS03 ,  5F083BS15 ,  5F083BS26
引用特許:
審査官引用 (6件)
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願平4-157466   出願人:日本電気株式会社
  • 半導体集積回路装置及びその製造方法
    公報種別:公開公報   出願番号:特願平9-172955   出願人:東芝マイクロエレクトロニクス株式会社, 株式会社東芝
  • 特開平1-168054
全件表示

前のページに戻る