特許
J-GLOBAL ID:200903080767811690

半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法

発明者:
出願人/特許権者:
代理人 (1件): 太田 明男
公報種別:公開公報
出願番号(国際出願番号):特願2000-116639
公開番号(公開出願番号):特開2001-308092
出願日: 2000年04月18日
公開日(公表日): 2001年11月02日
要約:
【要約】【課題】表面に回路素子の形成された半導体上への配線形成を高精度にかつ経済的に行うことが可能であり、また、電極へのバンプ形成も同様に高精度かつ安価に行うことのできる手段を提供する。【解決手段】(1)表面に回路素子の形成された半導体ウェハ上の電極形成面側に配線形成用金属箔を積層する工程、該金属箔上に配線パターンを形成する工程、金属箔のエッチングを行う工程、および、レジストを除去して配線を形成する工程を含む、半導体ウェハ上の導体配線回路形成方法。(2)前記の配線形成方法において配線形成用金属箔の代わりに配線形成用多層金属箔を用い、さらに配線形成用多層金属箔上にバンプ形成用レジスト配線パターンを形成する工程、選択エッチングによりバンプを形成する工程、エッチングストップ層を除去する工程、配線形成のエッチングを行う工程を含む半導体ウェハ上にバンプを有する導体配線を形成する方法。
請求項(抜粋):
表面に回路素子の形成された半導体ウェハ上の電極形成面側に配線形成用金属箔を積層する工程、該金属箔上にレジスト配線パターンを形成する工程、金属箔のエッチングを行う工程、および、レジストを除去して配線を形成する工程を含む、半導体ウェハ上への導体配線回路形成方法。
IPC (2件):
H01L 21/3205 ,  H01L 21/60
FI (6件):
H01L 21/88 T ,  H01L 21/88 B ,  H01L 21/92 602 D ,  H01L 21/92 603 A ,  H01L 21/92 604 A ,  H01L 21/92 604 C
Fターム (12件):
5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH14 ,  5F033PP15 ,  5F033PP19 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ19 ,  5F033QQ91 ,  5F033VV07
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る