特許
J-GLOBAL ID：200903080926076182

リセット方法およびこれを用いた携帯端末

発明者：
滝澤 和之

滝澤 和之 について

, 
江崎 智宏

江崎 智宏 について

, 
荒井 郁也

荒井 郁也 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-123392
公開番号（公開出願番号）：特開2003-316478
出願日： 2002年04月25日
公開日（公表日）： 2003年11月07日
要約：
【要約】【課題】 搭載部品数の増加およびCPUの処理負担を抑制して複数のCPUのリセットを行うことが可能な方法及び携帯端末を提供する。【解決手段】 第1のCPUと第2のCPUとを備え、前記第1のCPUは自己リセットするためのリセット信号を発生する手段と、前記リセット信号が発生されたとき前記第2のCPUをリセットするための信号を出力する手段とを備え、前記第2のCPUは自己リセットするためのリセット信号を発生する手段と、前記リセット信号が発生されたとき前記第2のCPUがリセットされたことを示す信号を第1のCPUへ出力する手段とを備え、前記第1のCPUがリセットされたとき、前記第1の出力手段により出力した信号により前記第2のCPUをリセットするように制御し、前記第2のCPUがリセットされたとき、前記第1のCPUの状態を維持するように制御することを特徴とする。
請求項（抜粋）：
第1のCPUと、第2のCPUをリセットするリセット方法であって、前記第1のCPUをリセットするリセット信号を発生し、前記リセット信号により第1のCPUをリセットし、前記第2のCPUをリセットするための信号を出力し、前記第2のCPUをリセットするように制御するステップと、前記第2のCPUをリセットするリセット信号を発生し、前記第2のCPUをリセットし、前記第2のCPUがリセットされたことを示す信号を第1のCPUへ出力し、前記第1のCPUの状態を維持するように制御するステップと、を有することを特徴とするリセット方法。
IPC (5件)：
G06F 1/24 ,  G06F 15/02 305 ,  G06F 15/02 360 ,  G06F 15/177 670 ,  H04M 1/00
FI (5件)：
G06F 15/02 305 Q ,  G06F 15/02 360 G ,  G06F 15/177 670 A ,  H04M 1/00 R ,  G06F 1/00 350 B
Fターム (9件)：
5B019FA10 ,  5B019HF04 ,  5B019HF10 ,  5B045GG06 ,  5B045HH04 ,  5B054AA13 ,  5B054BB05 ,  5B054CC01 ,  5K027AA11
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM