特許
J-GLOBAL ID：200903080966200919

同期型半導体記憶装置

発明者：
山内 忠昭

山内 忠昭 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-175332
公開番号（公開出願番号）：特開2001-006360
出願日： 1999年06月22日
公開日（公表日）： 2001年01月12日
要約：
【要約】【課題】 設計容易な制御信号発生器を有する同期型半導体記憶装置を提供する。【解決手段】 外部制御信号/RASなどをデコードして内部制御信号RALなどを発生する制御信号発生器28を同期回路40とタイミング調整回路42の2つに分ける。同期回路40は、内部クロック信号P1,P2に応答するラッチ回路44,54,64,68を含み、内部クロック信号P1,P2に同期して動作モードを示す状態遷移信号RASP1,READP1,WRITEP1を発生する。タイミング調整回路42は、これら状態遷移信号の立上がりまたは立上がりエッジを基準にして内部制御信号のタイミングを調整する。
請求項（抜粋）：
クロック信号に同期して複数の外部制御信号を取込み、その取込んだ外部制御信号に応答して複数の動作状態間で遷移する同期型半導体記憶装置であって、メモリセルアレイと、前記メモリセルアレイからデータを読出しかつ前記メモリセルアレイにデータを書込む読出書込回路と、前記読出書込回路を制御するための内部制御信号を発生して前記読出書込回路に供給する制御信号発生器とを備え、前記制御信号発生器は、前記クロック信号と同期で、前記外部制御信号に応答して前記複数の動作状態をそれぞれ示す複数の状態遷移信号を発生する同期回路と、前記クロック信号と非同期で、前記状態遷移信号に応答して前記内部制御信号を発生するタイミング調整回路とを含む、同期型半導体記憶装置。
FI (2件)：
G11C 11/34 362 S ,  G11C 11/34 354 C
Fターム (6件)：
5B024AA15 ,  5B024BA15 ,  5B024BA21 ,  5B024BA23 ,  5B024CA07 ,  5B024CA16
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM