特許
J-GLOBAL ID：200903080990329850
データ処理装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
石島 茂男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-347675
公開番号（公開出願番号）：特開2000-174779
出願日： 1998年12月08日
公開日（公表日）： 2000年06月23日
要約：
【要約】【課題】IEEE1394規格準拠のシリアルバスを用いてデータ通信を行うデータ処理装置の、データ送受信の効率低下を抑止する。【解決手段】データ処理装置1は、演算器9と比較器8とを有している。演算器9は、これから送出しようとする送出予定のリクエストパケットに応答する受信予定のレスポンスパケットのデータサイズを求め、比較器8は、受信予定のレスポンスパケットのデータサイズと、受信バッファ7の空き容量とを比較し、受信バッファ7の空き容量が受信予定のレスポンスパケットのデータサイズよりも小さいときには、パケット送信装置3に、送出予定のリクエストパケットをIEEE1394バス6に送出させないようにしているので、受信バッファ7の空き容量が少なくて、レスポンスパケットが受信できないような場合には、リクエストパケットを送出させないようにすることができる。
請求項（抜粋）：
シリアルバスに接続され、リクエストパケットを上記シリアルバスに送信する送信装置と、上記シリアルバスに接続され、上記リクエストパケットに対応するレスポンスパケットを上記シリアルバスから受信する受信装置と、上記受信装置から供給されるレスポンスパケットを保持する受信バッファと、上記リクエストパケットに対応するレスポンスパケットのデータサイズと上記受信バッファの空き容量との大小関係を判定する判定装置と、を有し、上記送信装置は上記判定装置の判定結果に応じてリクエストパケットの上記シリアルバスへの送信の制御を行なうデータ処理装置。
Fターム (3件)：
5K032AA01
, 5K032CD01
, 5K032DB20
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
