特許
J-GLOBAL ID：200903081014497205

半導体素子収納用パッケージおよび半導体装置

発明者：
澤 義信

澤 義信 について

, 
木原 隆裕

木原 隆裕 について

, 
杉本 努

杉本 努 について


出願人/特許権者：
京セラ株式会社

京セラ株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2001-122852
公開番号（公開出願番号）：特開2002-319645
出願日： 2001年04月20日
公開日（公表日）： 2002年10月31日
要約：
【要約】【課題】 半導体素子の終端用電極に終端用信号の高周波信号成分が反射して入り込んで半導体素子が誤作動を起こすのを防ぐこと。【解決手段】 半導体パッケージ内に載置される回路基板6は、その上面に一端が半導体素子5に電気的に接続され他端が上面の縁部に達しておりかつ途中に高抵抗部8を設けた接地用の線路導体6bが形成されているとともに、上面に線路導体6bを取り囲むように形成されかつ線路導体6bの他端側に接続された同一面接地導体層16が設けられ、下面に接地導体層6cが形成されており、さらに線路導体6bの他端から回路基板6の端面および接地導体層6cにかけて導体層6dが形成されている。
請求項（抜粋）：
上側主面に半導体素子および回路基板を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合された枠体とを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に一端が前記半導体素子に電気的に接続され他端が前記上面の縁部に達しておりかつ途中に高抵抗部を設けた接地用の線路導体が形成されているとともに、前記上面に前記線路導体を取り囲むように形成されかつ前記線路導体の他端側に接続された同一面接地導体層が設けられ、下面に接地導体層が形成されており、さらに前記線路導体の他端から前記回路基板の端面および前記接地導体層にかけて導体層が形成されていることを特徴とする半導体素子収納用パッケージ。
IPC (3件)：
H01L 23/02 ,  H01L 23/04 ,  H01L 23/12
FI (5件)：
H01L 23/02 H ,  H01L 23/04 E ,  H01L 23/12 B ,  H01L 23/12 E ,  H01L 23/12 Q
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM