特許

J-GLOBAL ID：200903081273341132

半導体装置、及び半導体装置の作製方法

発明者： 山崎 舜平 ,  荒井 康行 ,  川俣 郁子
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2007-115524
公開番号（公開出願番号）：特開2007-318109
出願日： 2007年04月25日
公開日（公表日）： 2007年12月06日
要約：

【課題】ゲート絶縁膜の被覆不良によるゲート電極と半導体層とのショート及びリーク電流などの不良が防止された信頼性の高い半導体装置、及びそのような半導体装置の作製方法を提供することを目的とする。【解決手段】絶縁表面上に複数の半導体素子を形成するために、連続した半導体層中に半導体素子として機能する素子領域と、抵抗が高く素子領域間を電気的に分離する機能を有する素子分離領域を形成する。素子分離領域は、連続した半導体層において、素子間を電気的に分離するために、選択的に酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素を添加して形成する。【選択図】図1

請求項（抜粋）：

絶縁表面上に素子分離領域及び素子領域を含む半導体層を有し、 前記素子分離領域及び前記素子領域は接しており、 前記素子分離領域は酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素を含み、 前記素子分離領域は前記素子領域より抵抗が高いことを特徴とする半導体装置。

IPC (6件)：

H01L 29/786 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10

FI (4件)：

H01L29/78 621 ,  H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 461

Fターム (152件)：

5F083EP02 ,  5F083EP17 ,  5F083EP18 ,  5F083EP22 ,  5F083EP23 ,  5F083EP27 ,  5F083EP32 ,  5F083EP33 ,  5F083EP34 ,  5F083EP44 ,  5F083EP45 ,  5F083EP49 ,  5F083EP50 ,  5F083EP54 ,  5F083EP55 ,  5F083EP56 ,  5F083EP63 ,  5F083EP68 ,  5F083EP75 ,  5F083EP76 ,  5F083EP77 ,  5F083ER02 ,  5F083ER03 ,  5F083ER09 ,  5F083ER16 ,  5F083ER19 ,  5F083ER23 ,  5F083ER30 ,  5F083GA06 ,  5F083GA27 ,  5F083HA02 ,  5F083HA10 ,  5F083JA02 ,  5F083JA04 ,  5F083JA05 ,  5F083JA06 ,  5F083JA19 ,  5F083JA31 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA43 ,  5F083JA44 ,  5F083JA56 ,  5F083JA58 ,  5F083KA01 ,  5F083KA05 ,  5F083KA11 ,  5F083LA02 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA06 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083NA10 ,  5F083PR03 ,  5F083PR33 ,  5F083PR43 ,  5F083PR45 ,  5F083PR53 ,  5F083PR55 ,  5F083ZA03 ,  5F083ZA07 ,  5F083ZA08 ,  5F083ZA12 ,  5F083ZA13 ,  5F083ZA30 ,  5F101BA02 ,  5F101BA07 ,  5F101BA19 ,  5F101BA23 ,  5F101BA26 ,  5F101BA29 ,  5F101BA35 ,  5F101BA36 ,  5F101BA45 ,  5F101BA54 ,  5F101BB02 ,  5F101BB05 ,  5F101BB08 ,  5F101BC02 ,  5F101BC11 ,  5F101BD07 ,  5F101BD22 ,  5F101BD27 ,  5F101BD30 ,  5F101BD33 ,  5F101BD34 ,  5F101BD35 ,  5F101BD39 ,  5F101BD50 ,  5F101BE01 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BG10 ,  5F101BH13 ,  5F101BH16 ,  5F101BH21 ,  5F101BH30 ,  5F110AA06 ,  5F110AA18 ,  5F110AA26 ,  5F110BB04 ,  5F110BB08 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD04 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE27 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF10 ,  5F110FF21 ,  5F110FF22 ,  5F110FF26 ,  5F110FF27 ,  5F110FF28 ,  5F110FF30 ,  5F110FF32 ,  5F110FF35 ,  5F110GG02 ,  5F110GG12 ,  5F110GG13 ,  5F110GG32 ,  5F110GG34 ,  5F110GG43 ,  5F110GG45 ,  5F110GG47 ,  5F110NN40 ,  5F110NN65 ,  5F110PP01 ,  5F110PP02 ,  5F110PP03 ,  5F110PP34 ,  5F110QQ04

引用特許：

出願人引用 (4件)

• 薄膜トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願平9-047874   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平6-161425   出願人：富士ゼロックス株式会社
• 半導体不揮発性記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-307667   出願人：ソニー株式会社
• マイクロエレクトロニクスの製造に使用するための平坦な分離方法
  公報種別：公表公報   出願番号：特願平7-508102   出願人：ナショナル・セミコンダクター・コーポレイション

審査官引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平6-161425   出願人：富士ゼロックス株式会社
• 半導体不揮発性記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-307667   出願人：ソニー株式会社
• マイクロエレクトロニクスの製造に使用するための平坦な分離方法
  公報種別：公表公報   出願番号：特願平7-508102   出願人：ナショナル・セミコンダクター・コーポレイション