特許
J-GLOBAL ID：200903081328368043
薄膜磁性体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-389058
公開番号（公開出願番号）：特開2003-196973
出願日： 2001年12月21日
公開日（公表日）： 2003年07月11日
要約：
【要約】【課題】 低消費電力で複数ビットの書込データを並列に書込めるMRAMデバイスを提供する。【解決手段】 各メモリセル列ごとに、ビット線BLおよび電流帰還配線RLが配置される。複数ビットの書込データをそれぞれ書込むために選択される複数の選択ビット線は、1本の電流経路に直列に接続されて、ビット線書込電流の供給を受ける。隣接する選択ビット線間で異なるレベルのデータが書込まれる場合には、選択ビット線の一端側同士もしくは他端側同士を接続して、隣接する選択ビット線へビット線書込電流を伝達する。一方、隣接する選択ビット線間で同じレベルのデータが書込まれる場合には、対応する電流帰還配線RLを用いてビット線書込電流を折返した後で、次の選択ビット線へビット線書込電流を伝達する。
請求項（抜粋）：
Kビット(K:2以上の整数)の書込データを並列に書込む薄膜磁性体記憶装置であって、行列状に配置され、各々が磁気的に書込まれた記憶データに応じた電気抵抗を有する複数のメモリセルと、メモリセル行にそれぞれ対応して設けられ、データ書込時に、選択行において一定方向の所定書込電流を流すための複数のライトディジット線と、メモリセル列にそれぞれ対応して設けられ、前記書込データのレベルに応じた方向のデータ書込電流を流すための複数のビット線と、メモリセル列にそれぞれ対応して、前記複数のビット線と異なる配線層に設けられる複数の電流帰還配線とを備え、各前記電流帰還配線は、必要に応じて、対応するビット線を流れる前記データ書込電流を折り返し、前記Kビットの書込データの書込対象に選択されたK個の選択列にそれぞれ対応するK本の選択ビット線のそれぞれにおいて、前記書込データのそれぞれのビットに応じた方向を有する前記データ書込電流を流すためのライトドライバをさらに備え、前記ライトドライバは、前記データ書込時において、前記K本の選択ビット線および、前記K個の選択列にそれぞれ対応するK本の電流帰還配線のうちのL本(L:0以上K以下の整数)を、第1および第2の電圧の間に直列に接続する、薄膜磁性体記憶装置。
IPC (4件)：
G11C 11/14
, G11C 11/15
, H01L 27/105
, H01L 43/08
G11C 11/14 Z
, G11C 11/14 A
, G11C 11/15
, H01L 43/08 Z
, H01L 27/10 447
5F083FZ10
, 5F083GA05
, 5F083KA01
, 5F083KA05
, 5F083LA10
