特許
J-GLOBAL ID：200903081741627391

半導体装置

発明者：
中野 雅司

中野 雅司 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2005-087252
公開番号（公開出願番号）：特開2006-269835
出願日： 2005年03月24日
公開日（公表日）： 2006年10月05日
要約：
【課題】 従来の半導体装置には、各パワートランジスタのソース電極またはドレイン電極を流れる電流密度の低減、および各パワートランジスタのピーク温度の低減という面で改善の余地がある。【解決手段】 半導体装置1は、トランジスタ10,20を備えている。トランジスタ10(第1のトランジスタ)は、MOSFETであり、ソース領域102,106、ドレイン領域104、およびゲート電極110を有している。トランジスタ20(第2のトランジスタ)も、MOSFETであり、ソース領域202,206、ドレイン領域204、およびゲート電極210を有している。トランジスタ10のソース領域106とトランジスタ20のソース領域202とは、半導体基板90における同一の領域である。すなわち、これらのソース領域106とソース領域202とは、互いに共有されている。【選択図】 図1
請求項（抜粋）：
第1のソース・ドレイン領域と、第1のゲート領域を挟んで前記第1のソース・ドレイン領域の反対側に位置する第2のソース・ドレイン領域と、第2のゲート領域を挟んで前記第2のソース・ドレイン領域の反対側に位置し、前記第1のソース・ドレイン領域と電気的に接続された第3のソース・ドレイン領域と、前記第1および第2のゲート領域にそれぞれ設けられた第1のゲート電極と、を有して構成される第1のトランジスタと、 前記第3のソース・ドレイン領域と、第3のゲート領域を挟んで前記第3のソース・ドレイン領域の反対側に位置する第4のソース・ドレイン領域と、第4のゲート領域を挟んで前記第4のソース・ドレイン領域の反対側に位置し、前記第1および第3のソース・ドレイン領域と電気的に接続された第5のソース・ドレイン領域と、前記第3および第4のゲート領域にそれぞれ設けられ、前記第1のゲート電極とは独立に制御される第2のゲート電極と、を有して構成される第2のトランジスタと、 を備えることを特徴とする半導体装置。
IPC (2件)：
H01L 21/823 ,  H01L 27/088
FI (1件)：
H01L27/08 102B
Fターム (10件)：
5F048AA01 ,  5F048AB10 ,  5F048AC01 ,  5F048AC06 ,  5F048BA01 ,  5F048BB02 ,  5F048BC02 ,  5F048BD01 ,  5F048BF11 ,  5F048BG12
引用特許：
出願人引用 (1件)
  • 実開昭61-51754号公報
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM