特許
J-GLOBAL ID：200903081916354130

半導体装置およびその製造方法

発明者：
根本 道生

根本 道生 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2002-214657
公開番号（公開出願番号）：特開2003-318412
出願日： 2002年07月24日
公開日（公表日）： 2003年11月07日
要約：
【要約】【課題】逆回復時のdV/dtの増加を抑制し、逆回復時の電圧電流波形の振動を抑制し、高速・低損失特性とソフトリカバリー特性の両者を同時に向上させる半導体装置およびその製造方法を提供すること。 【解決手段】nドリフト層1の不純物濃度(Nd(X))を、位置Xpで最大として、アノード電極4方向またはカソード電極5方向に向かって、なだらかに減少するようにする。そのときのピーク濃度Npと平均のドリフト濃度Ndmの比を1〜5の範囲とする。
請求項（抜粋）：
第1導電型の第1半導体層と、該第1半導体層の一方の主面に形成され、該第1半導体層より高濃度の第2導電型の第2半導体層と、前記第1半導体層の他方の主面に形成され、該第1半導体層より高濃度の第1導電型の第3半導体層とを具備する半導体装置において、前記第1半導体層の不純物濃度が極大となる箇所が少なくとも1か所あり、該第1半導体層の不純物濃度が、前記極大となる箇所から前記第2半導体層および前記第3半導体層の双方に向かって傾きをもって減少すること特徴とする半導体装置。
IPC (2件)：
H01L 29/861 ,  H01L 21/329
FI (3件)：
H01L 29/91 C ,  H01L 29/91 A ,  H01L 29/91 J
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM