半導体装置

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-167185
公開番号（公開出願番号）：特開2002-368185
出願日： 2001年06月01日
公開日（公表日）： 2002年12月20日
要約：

【要約】【課題】安価で容易に製造できる多層構造からなる半導体装置を提供する。【解決手段】同一パターンのチップ接続用配線4が形成された第1〜第4のPTP基板5a〜5dの上に、DRAMチップ3a〜3dを、フリップ・チップ法などを用いて搭載する。チップ搭載済みの各PTP基板5a〜5dと、互いに異なるパターンの層間接続用配線6が形成された第1〜第4の各IVH基板7a〜7dとを、それらの厚さ方向に沿って交互に積層する。それら積層済みの各PTP基板5a〜5dおよび各IVH基板7a〜7dを、その積層方向両側から表面基板22と、電源グランド基板23およびボール・レイヤー基板24とを用いて挟み、各基板に付されている位置合わせ用の印が積層方向において一致するように重ね合わせる。その後、それら重ね合わせ済みの各基板を、積層方向に沿って圧着することにより、DRAMモジュール1を製造する。

請求項（抜粋）：

所定の信号用端子を有する半導体チップと、この半導体チップがそれぞれ1個ずつ以上搭載されるとともに、該搭載された各半導体チップの前記信号用端子に電気的に接続されるチップ接続用配線が形成されており、かつ、厚さ方向に沿って2層以上に積層される複数枚のチップ搭載基板と、これら複数枚のチップ搭載基板の層間に挟持されて配置されるとともに、隣接する前記チップ搭載基板の前記チップ接続用配線に電気的に接続される層間接続用配線が形成されている中間基板と、を具備し、前記チップ接続用配線は、複数枚の前記チップ搭載基板について実質的に同一パターンに形成されているとともに、前記層間接続用配線は、複数枚の前記チップ搭載基板にそれぞれ搭載された前記半導体チップ間における信号用端子同士の電気的な接続状態、または所定の外部端子へ電気的に接続されている外部端子接続用配線と前記信号用端子との電気的な接続状態を、切り換え可能にパターン形成されていることを特徴とする半導体装置。

IPC (3件)：

H01L 25/065 , H01L 25/07 , H01L 25/18

引用特許：

審査官引用 (8件)

半導体装置
公報種別：公開公報出願番号：特願平11-240661 出願人：株式会社東芝
特開平3-291960
半導体装置及び半導体装置の製造方法
公報種別：公開公報出願番号：特願平11-239033 出願人：株式会社東芝, イビデン株式会社

全件表示

前のページに戻る