特許
J-GLOBAL ID：200903082899298561

半導体装置およびその製造方法

発明者：
吉持 賢一

吉持 賢一 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について


代理人 (1件)： 稲岡 耕作 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-128054
公開番号（公開出願番号）：特開2003-324197
出願日： 2002年04月30日
公開日（公表日）： 2003年11月14日
要約：
【要約】【課題】高速動作が可能な半導体装置を提供する。消費電力が低い半導体装置を提供する。【解決手段】 シリコン基板1の上には、N-エピタキシャル層2、P-チャネル層3、およびN+ソース層4が順に形成されている。N+ソース層4を一定の間隔ごとに分断するように、P+層5が形成されている。隣接する2つのP+層5の間には、N+ソース層4およびP-チャネル層3を貫通しN-層2の厚さ方向途中にまで至るトレンチ6が形成されている。トレンチ6の内側壁面近傍およびN+ソース層4の上には、ゲート酸化膜7が形成されている。トレンチ6を埋めるように、ゲート電極10が形成されている。ゲート電極10は、ゲート酸化膜7に接するように配されたポリシリコン層8と、W(タングステン)からなる低抵抗層9とを含んでいる。
請求項（抜粋）：
半導体基板の表層部において、チャネル領域が内壁面から露出するように形成されたトレンチの上記内壁面に形成されたゲート絶縁膜と、上記トレンチ内において、上記ゲート絶縁膜を挟んで上記トレンチの内壁面に対向するように配置され、金属元素を主体とする低抵抗層を有するゲート電極とを含むことを特徴とする半導体装置。
IPC (7件)：
H01L 29/78 652 ,  H01L 29/78 653 ,  H01L 29/78 655 ,  H01L 21/28 301 ,  H01L 21/336 ,  H01L 29/423 ,  H01L 29/49
FI (6件)：
H01L 29/78 652 K ,  H01L 29/78 653 A ,  H01L 29/78 655 Z ,  H01L 21/28 301 R ,  H01L 29/58 G ,  H01L 29/78 658 F
Fターム (19件)：
4M104AA01 ,  4M104BB01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB08 ,  4M104BB09 ,  4M104BB14 ,  4M104CC05 ,  4M104DD17 ,  4M104DD19 ,  4M104DD26 ,  4M104FF01 ,  4M104FF13 ,  4M104FF14 ,  4M104GG09 ,  4M104GG14 ,  4M104GG18 ,  4M104HH16
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM