特許
J-GLOBAL ID：200903083093855068

半導体基板のサブミクロンのギャップを充填するための方法及び装置

発明者：
ヴィレンドラ ヴィー. エス. ラナ

ヴィレンドラ ヴィー. エス. ラナ について

, 
アンドリュー コナーズ

アンドリュー コナーズ について

, 
アナンド ギュプタ

アナンド ギュプタ について

, 
シン ゴー

シン ゴー について

, 
スーニル ホン

スーニル ホン について


出願人/特許権者：
アプライド マテリアルズ インコーポレイテッド

アプライド マテリアルズ インコーポレイテッド について


代理人 (1件)： 長谷川 芳樹 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-015895
公開番号（公開出願番号）：特開平9-219401
出願日： 1997年01月13日
公開日（公表日）： 1997年08月19日
要約：
【要約】【課題】 絶縁層をメタル層の上に堆積する際、高いアスペクト比のギャップ充填能力を有することを可能にする。【解決手段】 ギャップ充填性能を向上した半導体製造プロセスが、FSG堆積/エッチバック/FSG堆積の3ステップのプロセスにより与えられる。第1のFSG層はメタル層の上に堆積する。次いで、アルゴンスパッタエッチングを行い、余分な堆積物をエッチングにより取り去る。最後に、第2のFSG層を堆積して、ギャップ充填プロセスを完成させる。
請求項（抜粋）：
基板に層を堆積するプロセスであって、弗素ドープ珪素酸化物を備える第1の膜を基板に堆積させるステップと、不活性なガスで基板にスパッタリングすることにより、前記第1の膜の一部を前記基板からエッチングするステップと、弗素ドープ珪素酸化物を備える第2の膜を前記第1の膜の上に堆積させるステップとを有するプロセス。
IPC (2件)：
H01L 21/316 ,  H01L 21/02
FI (2件)：
H01L 21/316 X ,  H01L 21/02 Z
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM