特許
J-GLOBAL ID:200903083380182457
半導体記憶装置及び半導体集積回路
発明者:
出願人/特許権者:
代理人 (5件):
吉武 賢次
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
公報種別:公開公報
出願番号(国際出願番号):特願2003-188413
公開番号(公開出願番号):特開2005-026353
出願日: 2003年06月30日
公開日(公表日): 2005年01月27日
要約:
【課題】安定な動作が可能な半導体記憶装置を提供する。【解決手段】本発明に係る半導体記憶装置は、FBC1と、NFET2及びPFET3を有する周辺回路4とをSOI基板5上に、絶縁層6で分離して形成したものである。SOI基板5は、N基板7上に形成されるN拡散層8と、N拡散層8の一部に形成されるP拡散層9と、N拡散層8及びP拡散層9の上面に形成される薄膜状の埋め込み酸化膜10とを有する。PFET3の下方にN拡散層14を、NFET2の下方にP拡散層12を配置するため、NFET2やPFET3のバックチャネルを確実にオフでき、埋め込み酸化膜10が薄いPD-SOI上にFBC1を配置する場合にも周辺回路4を安定に動作させることができる。【選択図】 図1
請求項(抜粋):
基板上に、埋め込み絶縁膜を介して形成される第1半導体層と、
前記第1半導体層に形成されるフローティングのチャネルボディと、このチャネルボディの第1の面側にチャネルを形成するための主ゲートと、前記第1の面とは反対側の第2の面に容量結合するように形成される補助ゲートと、を有するFBC(Floating Body Cell)と、
絶縁膜により前記FBCと分離して前記第1半導体層に形成され、前記FBCと信号の送受を行う論理回路と、
前記FBCの下方に位置し、前記埋め込み絶縁膜の下面に沿って形成される第2半導体層と、
前記論理回路の下方に位置し、前記埋め込み絶縁膜の下面に沿って形成される第3半導体層と、を備え、
前記第2及び第3半導体層は、互いに異なる電位に設定されることを特徴とする半導体記憶装置。
IPC (12件):
H01L21/8242
, G11C11/404
, G11C11/407
, H01L21/82
, H01L21/822
, H01L21/8238
, H01L27/04
, H01L27/08
, H01L27/092
, H01L27/10
, H01L27/108
, H01L29/786
FI (12件):
H01L27/10 321
, H01L27/08 331A
, H01L27/08 331E
, H01L27/08 331G
, H01L27/10 481
, H01L27/08 321K
, H01L29/78 613B
, H01L21/82 F
, H01L27/04 G
, H01L27/04 T
, G11C11/34 352C
, G11C11/34 354F
Fターム (84件):
5F038AV03
, 5F038AV15
, 5F038BB07
, 5F038BG02
, 5F038BG06
, 5F038BG09
, 5F038CD04
, 5F038DF05
, 5F038DT12
, 5F038DT18
, 5F038EZ06
, 5F038EZ20
, 5F048AA07
, 5F048AB01
, 5F048AB03
, 5F048AB08
, 5F048AC01
, 5F048AC04
, 5F048BA12
, 5F048BA13
, 5F048BA16
, 5F048BB06
, 5F048BB07
, 5F048BC16
, 5F048BE02
, 5F048BE03
, 5F048BE04
, 5F048BE09
, 5F048BF17
, 5F048BG13
, 5F048BH04
, 5F064BB13
, 5F064BB24
, 5F064BB33
, 5F064BB40
, 5F064CC10
, 5F064CC12
, 5F064FF08
, 5F064FF27
, 5F064FF42
, 5F083FZ10
, 5F083GA11
, 5F083HA02
, 5F083LA08
, 5F083NA01
, 5F083PR42
, 5F083PR46
, 5F083PR52
, 5F083PR56
, 5F083ZA04
, 5F083ZA08
, 5F083ZA20
, 5F083ZA29
, 5F110AA08
, 5F110AA15
, 5F110BB04
, 5F110BB07
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110DD22
, 5F110EE09
, 5F110GG02
, 5F110GG12
, 5F110GG25
, 5F110GG28
, 5F110GG29
, 5F110GG34
, 5M024AA40
, 5M024AA58
, 5M024BB30
, 5M024CC20
, 5M024FF12
, 5M024FF13
, 5M024FF23
, 5M024HH09
, 5M024HH11
, 5M024HH14
, 5M024PP01
, 5M024PP02
, 5M024PP03
, 5M024PP05
, 5M024PP09
, 5M024PP10
引用特許:
審査官引用 (6件)
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平8-052511
出願人:株式会社東芝
-
半導体装置
公報種別:公開公報
出願番号:特願2000-361603
出願人:ソニー株式会社
-
半導体メモリ装置
公報種別:公開公報
出願番号:特願2001-220461
出願人:株式会社東芝
全件表示
前のページに戻る