特許
J-GLOBAL ID：200903083811340713

半導体装置およびその製造方法

発明者：
樋口 俊彦

樋口 俊彦 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-218890
公開番号（公開出願番号）：特開2002-043563
出願日： 2000年07月19日
公開日（公表日）： 2002年02月08日
要約：
【要約】【課題】 より微細化され、かつ良好なトランジスタ特性が得られる半導体装置およびその製造方法を提供する。【解決手段】 半導体装置100は、シリコン基板10と、シリコン基板10上にゲート絶縁層16を介して形成されたゲート電極21と、シリコン基板10に形成された第1不純物拡散層18および第2不純物拡散層20と、ゲート電極21の側面部に形成されたサイドウォール絶縁層15a,15bとを含む。ゲート電極21は、その幅が底面から上面へ近づくにしたがって大きくなるように形成されている。
請求項（抜粋）：
半導体基板と、前記半導体基板上にゲート絶縁層を介して形成されたゲート電極と、前記半導体基板に形成され、前記ゲート電極を挟んで対向する第1および第2不純物拡散層と、前記ゲート電極の側面部に形成されたサイドウォール絶縁層と、を含み、前記ゲート電極は、その幅が底面から上面へ近づくにしたがって大きくなるように形成され、前記第1および第2不純物拡散層の表面が、前記半導体基板と前記ゲート絶縁層との界面よりも高い位置に設けられている、半導体装置。
IPC (4件)：
H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 29/43
FI (5件)：
H01L 21/28 301 D ,  H01L 21/28 301 R ,  H01L 29/78 301 G ,  H01L 29/62 G ,  H01L 29/78 301 V
Fターム (61件)：
4M104AA01 ,  4M104BB01 ,  4M104BB04 ,  4M104BB09 ,  4M104BB17 ,  4M104BB18 ,  4M104BB20 ,  4M104BB25 ,  4M104BB30 ,  4M104BB32 ,  4M104BB33 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD08 ,  4M104DD12 ,  4M104DD16 ,  4M104DD17 ,  4M104DD28 ,  4M104DD43 ,  4M104DD63 ,  4M104DD75 ,  4M104DD84 ,  4M104EE09 ,  4M104EE15 ,  4M104EE17 ,  4M104FF08 ,  4M104FF14 ,  4M104FF18 ,  4M104FF40 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH04 ,  4M104HH14 ,  4M104HH16 ,  5F040DA01 ,  5F040DA10 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC08 ,  5F040EC09 ,  5F040EC10 ,  5F040EC13 ,  5F040EC20 ,  5F040ED03 ,  5F040EE05 ,  5F040EF02 ,  5F040EH02 ,  5F040EK05 ,  5F040FA05 ,  5F040FA07 ,  5F040FB02 ,  5F040FB04 ,  5F040FC11 ,  5F040FC19 ,  5F040FC21 ,  5F040FC22 ,  5F040FC23 ,  5F040FC28
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM