特許
J-GLOBAL ID：200903084198198093
記憶システム及びその制御方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-093118
公開番号（公開出願番号）：特開2004-302713
出願日： 2003年03月31日
公開日（公表日）： 2004年10月28日
要約：
【課題】複数の記憶制御装置を統合的に管理する記憶システムを提供する。【解決手段】第2の記憶制御装置に対する上位装置からのI/Oを第1の記憶制御装置を介して処理する。第1の記憶制御装置は、第2の記憶制御装置の管理情報を保持することで、第1及び第2の記憶制御装置間においても論理デバイスのペア生成を可能にする。【効果】第2の記憶制御装置を第1の記憶制御装置から制御することが可能となる。【選択図】 図1
請求項（抜粋）：
上位装置から受領した記憶装置に対するデータの書き込みや読み出しを制御する第1の記憶制御装置を有する記憶システムであって、
前記第1の記憶制御装置は、前記上位装置に接続され、前記上位装置からのコマンドを処理する第1の処理部と、
前記上位装置から受領したデータを一時的に保持するキャッシュメモリと、
前記記憶システムの管理情報を保持するメモリと、
前記キャッシュメモリ上のデータの前記記憶装置に対する書き込みを制御する第2の処理部と、を有し
前記記憶システムは、前記第2の処理部に、第2の記憶制御装置が接続されることを特徴とする記憶システム。
IPC (1件)：
FI (1件)：
Fターム (4件)：
5B065BA01
, 5B065CA11
, 5B065CE01
, 5B065CE21
