半導体集積回路装置およびその検査方法

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-305402
公開番号（公開出願番号）：特開2002-117694
出願日： 2000年10月04日
公開日（公表日）： 2002年04月19日
要約：

【要約】【課題】実際にヒューズをブローしなくても、ヒューズブロー後のチップの状態を判断できる半導体記憶装置を提供すること。【解決手段】メモリセルアレイ5と、内部クロックCLK_P/CLK_O/CLK_Iを生成するクロック生成回路2と、内部クロックCLK_Pに同期して動作する周辺回路3と、内部クロックCLK_O/CLK_Iに同期して動作するI/O回路4と、ヒューズにプログラムされたデータF<n>を出力するヒューズセットブロック1と、上記データF<n>、あるいは外部パッドRIOを介して入力された任意データのいずれかを、内部クロックCLK_P/CLK_O/CLK_Iの生成タイミングを微調整するデータFt<n>としてクロック生成回路2へ転送するとともに、上記データF<n>を、パッドRIOを介して読み出すことが可能なトリミングレジスタ回路6とを具備する。

請求項（抜粋）：

行列の複数のアドレス信号により選択される複数のメモリセルで構成されるメモリセルアレイと、外部クロック信号を受けて、複数の内部クロック信号を生成するクロック生成回路と、前記クロック生成回路で生成された第1のクロック信号に同期して、外部コマンド信号を取り込み、演算して、前記行列の複数のアドレス信号、および複数の内部制御信号を発生する周辺回路と、前記クロック生成回路で生成された第2のクロック信号に同期して、外部データ信号を取り込み、内部データ信号線に転送する、および前記クロック生成回路で生成された第3のクロック信号に同期して、内部データ信号を取り込み、外部データ信号線に転送するI/O回路と、プログラム可能なヒューズ素子を含み、このヒューズ素子にプログラムされたデータを出力するヒューズ素子ブロックと、前記ヒューズ素子ブロックから出力されたデータ、あるいは外部から入力された任意データのいずれかを、前記第1、第2、第3のクロック信号の生成タイミングを微調整するデータとして、前記クロック生成回路へ転送するトリミングレジスタ回路とを具備することを特徴とする半導体集積回路装置。

Fターム (5件)：

5L106CC13 , 5L106DD00 , 5L106EE07 , 5L106FF01 , 5L106GG03

引用特許：

審査官引用 (4件)

セルフタイミングコントロール回路
公報種別：公開公報出願番号：特願平10-331364 出願人：富士通株式会社
スキャン・チェーン中に可溶性リンクを用いる集積回路メモリ
公報種別：公開公報出願番号：特願平9-113445 出願人：モトローラ・インコーポレイテッド
半導体メモリ装置、マイクロコントローラ及び半導体メモリ装置の製造方法
公報種別：公開公報出願番号：特願平7-201535 出願人：株式会社東芝

全件表示

前のページに戻る