特許

J-GLOBAL ID：200903084417206706

半導体装置とその製造方法

発明者： 杉本 雅裕 ,  加地 徹 ,  中野 由崇 ,  上杉 勉 ,  上田 博之 ,  副島 成雅
出願人/特許権者： トヨタ自動車株式会社 ,  株式会社豊田中央研究所
代理人 (1件)： 特許業務法人快友国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2004-210989
公開番号（公開出願番号）：特開2006-032749
出願日： 2004年07月20日
公開日（公表日）： 2006年02月02日
要約：

【課題】 ヘテロ構造を備えているとともにIII-V族化合物半導体で構成される半導体装置において、安定的なノーマリオフ動作を実現する。【解決手段】 p-GaN層32とSI-GaN層62とAlGaN層34が積層され、AlGaN層34の表面側にショットキー接続されているゲート電極44を備えている半導体装置である。p-GaN層32とSI-GaN層62よりもAlGaN層34のバンドギャップの方が大きく、さらに、SI-GaN層62は、その不純物濃度が1×1017cm-3以下であることを特徴としている。【選択図】 図1

請求項（抜粋）：

第1層と中間層と第2層が積層され、第2層の表面側に電極が形成されている半導体装置であり、 第1層は、第1導電型の第1種類のIII-V族化合物半導体で構成されており、 中間層は、不純物濃度が1×1017cm-3以下の第1種類のIII-V族化合物半導体で構成されており、 第2層は、第1導電型以外の第2種類のIII-V族化合物半導体で構成されており、 第1種類のIII-V族化合物半導体のバンドギャップよりも第2種類のIII-V族化合物半導体のバンドギャップの方が大きいことを特徴とする半導体装置。

IPC (2件)：

H01L 29/812 ,  H01L 21/338

FI (1件)：

H01L29/80 B

Fターム (21件)：

5F102FA00 ,  5F102FA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GM08 ,  5F102GQ01 ,  5F102GT01 ,  5F102GT03 ,  5F102HC01 ,  5F102HC11 ,  5F102HC19 ,  5F102HC21

引用特許：

出願人引用 (1件)

• GaN系半導体装置
  公報種別：公開公報   出願番号：特願2001-246113   出願人：古河電気工業株式会社

審査官引用 (2件)

• GaN系半導体装置
  公報種別：公開公報   出願番号：特願2001-246113   出願人：古河電気工業株式会社
• トラッピング(trapping)を低減させたIII族窒化物ベースの電界効果トランジスタ(FET)およびトランジスタの製造方法
  公報種別：公表公報   出願番号：特願2001-557092   出願人：クリーインコーポレイテッド, ザ・リージェンツ・オブ・ザ・ユニバーシティー・オブ・カリフォルニア

引用文献：

審査官引用 (1件)

• Flicker Noise of GaN-Based Heterostructure Field-Effect Transistors With Si-Doped AlGaN Carrier Inje