特許
J-GLOBAL ID:200903084517966724
プリント配線板、半導体チップ搭載基板、半導体パッケージ、プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法
発明者:
,
出願人/特許権者:
代理人 (2件):
長谷川 芳樹
, 寺崎 史朗
公報種別:公開公報
出願番号(国際出願番号):特願2005-291191
公開番号(公開出願番号):特開2007-103648
出願日: 2005年10月04日
公開日(公表日): 2007年04月19日
要約:
【課題】 ブリッジの発生が抑制されたプリント配線板、半導体チップ搭載基板、半導体パッケージ、プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法を提供する。【解決手段】 このプリント配線板の製造方法では、まず、複数の銅配線4が表面2a上に設けられた基板2上に、複数の銅配線4を露出させる開口6aを有する絶縁マスク6を形成する。次に、複数の銅配線4間に絶縁物8を形成する。絶縁物8を形成した後、複数の銅配線4上に、ニッケルめっき皮膜12、パラジウムめっき皮膜14及び金めっき皮膜16を順に形成する。【選択図】 図3
請求項(抜粋):
複数の銅配線が表面上に設けられた基板上に、前記複数の銅配線を露出させる開口を有する絶縁マスクを形成する工程と、
前記複数の銅配線間に絶縁物を形成する工程と、
前記絶縁物を形成した後、前記複数の銅配線上に、ニッケルめっき皮膜及び金めっき皮膜を順に形成するか又はニッケルめっき皮膜、パラジウムめっき皮膜及び金めっき皮膜を順に形成する工程と、
を含む、プリント配線板の製造方法。
IPC (4件):
H05K 3/24
, H05K 3/18
, H05K 1/09
, H01L 23/12
FI (6件):
H05K3/24 A
, H05K3/18 D
, H05K1/09 C
, H01L23/12 501Z
, H01L23/12 501B
, H01L23/12 501W
Fターム (22件):
4E351AA03
, 4E351AA04
, 4E351AA07
, 4E351BB01
, 4E351BB30
, 4E351BB35
, 4E351CC07
, 4E351DD04
, 4E351DD06
, 4E351DD19
, 4E351DD20
, 4E351GG15
, 5E343AA17
, 5E343AA18
, 5E343AA23
, 5E343BB23
, 5E343BB24
, 5E343BB44
, 5E343BB48
, 5E343BB71
, 5E343DD33
, 5E343GG18
引用特許:
出願人引用 (2件)
-
特許第3387507号公報
-
多層配線基板の製造方法
公報種別:公開公報
出願番号:特願平9-189456
出願人:株式会社日立製作所
審査官引用 (9件)
全件表示
前のページに戻る