特許
J-GLOBAL ID：200903084602589905
薄膜トランジスタの製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-017378
公開番号（公開出願番号）：特開平11-220131
出願日： 1998年01月29日
公開日（公表日）： 1999年08月10日
要約：
【要約】【課題】TFTの特性を向上することができるTFTの製造方法を提供する。【解決手段】 基板1上に、ゲート電極2、ゲート絶縁膜4、及び非晶質半導体膜5を多結晶化した多結晶半導体膜6を備え、該多結晶半導体膜6に不純物を注入してソース領域6s及びドレイン領域6dを形成し、更に層間絶縁膜12を形成するTFTの製造方法であって、急速アニールを、ゲート絶縁膜4形成後または非晶質半導体膜5形成後、若しくは不純物を注入してソース領域6s及びドレイン領域6dを形成して、更に層間絶縁膜12を形成した後のうちいずれか又はすべてに行うものである。
請求項（抜粋）：
基板上に、ゲート電極、ゲート絶縁膜、及び非晶質半導体膜を多結晶化した多結晶半導体膜を備え、該多結晶半導体膜に不純物を注入してソース領域及びドレイン領域を形成し、更に層間絶縁膜を形成する薄膜トランジスタの製造方法であって、前記ゲート絶縁膜形成後に急速アニールを施すことを特徴とする薄膜トランジスタの製造方法。
IPC (3件)：
H01L 29/786
, H01L 21/336
, H01L 21/265
H01L 29/78 627 G
, H01L 21/265 602 B
