特許
J-GLOBAL ID：200903084950568806

半導体装置

発明者：
富田 浩由

富田 浩由 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平9-305938
公開番号（公開出願番号）：特開平11-145816
出願日： 1997年11月07日
公開日（公表日）： 1999年05月28日
要約：
【要約】【課題】複数のクロックを使用している半導体装置に於いて、DLL回路に於ける可変遅延回路のオーバーフローを検出することを目的とする。【解決手段】半導体装置は、外部クロック信号をバッファして内部クロック信号を供給する入力バッファと、複数の可変遅延回路により内部クロック信号を遅延させて所定のタイミングに設定することで、複数の位相調整されたクロック信号を生成するタイミング安定化回路と、複数の可変遅延回路の少なくとも一つに於いて遅延量が最大遅延量である場合にオーバーフローを検出するオーバーフロー検出回路を含むことを特徴とする。
請求項（抜粋）：
外部クロック信号をバッファして内部クロック信号を供給する入力バッファと、複数の可変遅延回路により該内部クロック信号を遅延させて所定のタイミングに設定することで、複数の位相調整されたクロック信号を生成するタイミング安定化回路と、該複数の可変遅延回路の少なくとも一つに於いて遅延量が最大遅延量である場合にオーバーフローを検出するオーバーフロー検出回路を含むことを特徴とする半導体装置。
IPC (5件)：
H03K 19/0175 ,  G11C 11/407 ,  H03K 5/13 ,  H03K 19/00 ,  H03L 7/00
FI (7件)：
H03K 19/00 101 N ,  H03K 5/13 ,  H03K 19/00 C ,  H03K 19/00 B ,  H03L 7/00 D ,  G11C 11/34 354 C ,  G11C 11/34 362 S
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM