特許
J-GLOBAL ID：200903085175268392
メモリ制御装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
脇 篤夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-174212
公開番号（公開出願番号）：特開2001-351331
出願日： 2000年06月06日
公開日（公表日）： 2001年12月21日
要約：
【要約】【課題】 例えば再生状態が或る程度不安定になったとしても、記録媒体からの読み出しデータが適正にバッファメモリに対して書き込まれるようにして、再生データの忠実性が確保できるようにすることを目的とする。【解決手段】 ディスクから再生したデータに挿入される同期信号(S0,S1)を検出したタイミングで出力されるSCORを基に、サブコーディングフレーム周期ごとに安定して出力されるDGRSCORを生成し、このこのDGRSCORに基づいて、バッファメモリに対するデータの書き込み制御のために必要とされる、サブQデータを読み取るタイミングを得る。これにより、SCORに基づいてサブQデータを読み取るタイミングを得る場合よりも、より確実なタイミングで読み取りを行うことが可能になる。
請求項（抜粋）：
ディスク状記録媒体から再生されたデータが一時蓄積されるメモリ手段に対する書き込み制御を行うことのできるメモリ制御装置において、再生データにおける所定のデータ単位ごとに挿入される同期信号を検出することにより発生する同期検出信号に基づいて、正常に上記同期信号が検出されるべきタイミングに対応して発生する安定化同期検出信号を生成可能とされる信号生成手段と、上記安定化同期検出信号の発生タイミングに基づいて、上記所定のデータ単位に挿入される時間軸情報の読み出しを実行可能とされると共に、読み出した時間軸情報に基づいて、上記メモリ手段に対するデータ書き込みに関する制御を実行可能なデータ書き込み制御手段と、を備えていることを特徴とするメモリ制御装置。
IPC (3件)：
G11B 20/10 321
, G11B 20/10
, G11B 20/10 351
G11B 20/10 321 Z
, G11B 20/10 B
, G11B 20/10 351 B
5D044AB05
, 5D044BC03
, 5D044CC04
, 5D044FG10
, 5D044FG19
, 5D044FG24
, 5D044GM19
, 5D044GM27
