特許
J-GLOBAL ID：200903085183224361

SRAMセル及びそれを内蔵した半導体集積回路

発明者：
井富 登

井富 登 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-186746
公開番号（公開出願番号）：特開2002-009176
出願日： 2000年06月21日
公開日（公表日）： 2002年01月11日
要約：
【要約】【課題】 α線に対して誤動作し難いSRAMセルを提供する。さらに、加工が容易で、且つパターンの面積バランスの良いSRAMセルを提供する。加えて、そのようなSRAMセルを含む半導体集積回路を提供する。【解決手段】 第1及び第2のインバータと第1及び第2のNチャネルのスイッチングトランジスタを含むSRAMセルにおいて、第1及び第2のストアノードに、第1及び第2のPチャネルのトランジスタを付加する。
請求項（抜粋）：
第1のストアノードに出力が接続され、第2のストアノードに入力が接続された第1のインバータと、第2のストアノードに出力が接続され、第1のストアノードに入力が接続された第2のインバータと、ワードラインに印加された信号に従って第1のストアノードをビットラインに接続する第1のスイッチ手段と、ワードラインに印加された信号に従って第2のストアノードを反転ビットラインに接続する第2のスイッチ手段と、第1のストアノードにソース又はドレイン及びゲートが接続された第1の負荷トランジスタと、第2のストアノードにソース又はドレイン及びゲートが接続された第2の負荷トランジスタと、を含むSRAMセル。
IPC (4件)：
H01L 21/8244 ,  H01L 27/11 ,  G11C 11/412 ,  H01L 27/10 491
FI (3件)：
H01L 27/10 491 ,  H01L 27/10 381 ,  G11C 11/40 301
Fターム (15件)：
5B015HH04 ,  5B015JJ13 ,  5B015KA02 ,  5B015PP02 ,  5F083BS01 ,  5F083BS13 ,  5F083BS27 ,  5F083BS46 ,  5F083BS50 ,  5F083GA15 ,  5F083LA02 ,  5F083LA21 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM