特許
J-GLOBAL ID:200903085320023867
リセスゲート構造HFETおよびその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
高山 道夫
公報種別:公開公報
出願番号(国際出願番号):特願2003-429066
公開番号(公開出願番号):特開2005-191181
出願日: 2003年12月25日
公開日(公表日): 2005年07月14日
要約:
【課題】 GaN系HFETにおいて、ゲートリセス構造HFETを作製する、汎用性・実用性の高い素子製造法を確立する。【解決手段】 窒化物半導体を用いリセスゲート構造を持つHFETを、選択再成長法により製造するリセスゲート構造HFETの製造方法において、ソース電極14Aおよびドレイン電極14Bに挟まれた、ゲートを含むすべての領域のみあるいは一部の領域のみを、選択的な非再成長領域とし、選択的非再成長領域以外のすべての素子領域および素子間領域に再成長を行い、再成長を行った後、素子間分離の製造プロセスを行う。【選択図】 図4
請求項(抜粋):
窒化物半導体を用いリセスゲート構造を持つHFETを、選択再成長法により製造するリセスゲート構造HFETの製造方法において、
ソース電極(14A)およびドレイン電極(14B)に挟まれた、ゲートを含むすべての領域のみあるいは一部の領域のみを、選択的な非再成長領域とし、
前記選択的非再成長領域以外のすべての素子領域および素子間領域に再成長を行い、
前記再成長を行った後、素子間分離の製造プロセスを行うことを特徴とするリセスゲート構造HFETの製造方法。
IPC (3件):
H01L21/338
, H01L29/778
, H01L29/812
FI (1件):
Fターム (7件):
5F102FA01
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ04
, 5F102GR04
, 5F102HC02
引用特許:
前のページに戻る