特許
J-GLOBAL ID：200903086515576158

半導体装置及びその製造方法

発明者：
大見 忠弘

大見 忠弘 について

, 
寺本 章伸

寺本 章伸 について

, 
若松 秀利

若松 秀利 について


出願人/特許権者：
大見 忠弘

大見 忠弘 について


代理人 (2件)： 後藤 洋介 ,  池田 憲保
公報種別：公開公報
出願番号（国際出願番号）：特願2003-317243
公開番号（公開出願番号）：特開2005-086023
出願日： 2003年09月09日
公開日（公表日）： 2005年03月31日
要約：
【課題】ゲート絶縁膜としてアルミニウム酸化膜を有する半導体装置では、界面準位密度を低減できず、シリコン基板との間の界面における悪影響を防止することができなかった。【解決手段】シリコン基板上にアルミニウム酸化膜を形成する際、アルミニウム酸化膜の下部にシリコン窒化膜を下地界面層として設けておき、当該下地界面層上のアルミニウム酸化膜上に、窒化物系高誘電率膜を形成することにより、積層ゲート絶縁膜を構成する。この構成によれば、積層ゲート絶縁膜を極薄にしてもゲート絶縁膜のリーク電流を低減できると共に、ゲート絶縁膜自体を高誘電率膜によって構成できる。【選択図】図1
請求項（抜粋）：
半導体基板とアルミニウム酸化膜とを含む半導体装置において、前記アルミニウム酸化膜と、当該アルミニウム酸化膜の下層に配置されたシリコン窒化膜を前記半導体基板との下地界面層として備え、前記アルミニウム酸化膜上に形成された窒化物系高誘電率膜を有していることを特徴とする半導体装置。
IPC (2件)：
H01L29/78 ,  H01L21/316
FI (3件)：
H01L29/78 301G ,  H01L21/316 C ,  H01L21/316 M
Fターム (66件)：
5F058BA01 ,  5F058BA20 ,  5F058BD05 ,  5F058BD10 ,  5F058BD12 ,  5F058BF06 ,  5F058BF08 ,  5F058BF12 ,  5F058BF20 ,  5F058BF27 ,  5F058BF74 ,  5F058BH04 ,  5F058BJ01 ,  5F140AA00 ,  5F140AA05 ,  5F140AA06 ,  5F140BA01 ,  5F140BA20 ,  5F140BD02 ,  5F140BD04 ,  5F140BD07 ,  5F140BD11 ,  5F140BE02 ,  5F140BE05 ,  5F140BE08 ,  5F140BE09 ,  5F140BE10 ,  5F140BE17 ,  5F140BF01 ,  5F140BF10 ,  5F140BF17 ,  5F140BF21 ,  5F140BF30 ,  5F140BF60 ,  5F140BG08 ,  5F140BG14 ,  5F140BG22 ,  5F140BG28 ,  5F140BG30 ,  5F140BG37 ,  5F140BG50 ,  5F140BG52 ,  5F140BG53 ,  5F140BG54 ,  5F140BH06 ,  5F140BH15 ,  5F140BH21 ,  5F140BH36 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK22 ,  5F140BK34 ,  5F140BK39 ,  5F140CA02 ,  5F140CA03 ,  5F140CC01 ,  5F140CC02 ,  5F140CC03 ,  5F140CC08 ,  5F140CC12 ,  5F140CE07 ,  5F140CE08
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
引用文献：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM