特許
J-GLOBAL ID:200903086539822168
半導体装置およびその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-059356
公開番号(公開出願番号):特開平9-120995
出願日: 1996年03月15日
公開日(公表日): 1997年05月06日
要約:
【要約】【課題】 駆動能力が高く、かつ高集積化に適した半導体装置を提供する。【解決手段】 シリコン基板1上にシリコン酸化膜よりなる絶縁層3を介在して高抵抗n型ベース層5が形成されている。この高抵抗n型ベース層にはp-chMOSトランジスタ30が形成されている。このp-chMOSトランジスタ30は、溝6によるトレンチ分離により他の素子から電気的に分離されている。このp-chMOSトランジスタ30のp+ ソース層9は、p+ ドレイン層11の周囲を、たとえば楕円の平面形状で取囲むように形成されている。
請求項(抜粋):
主表面を有する半導体基板と、前記半導体基板の主表面上に絶縁層を介在して形成され、絶縁ゲートトランジスタ部を有する素子の形成領域および他の素子の形成領域を有する半導体層とを備え、前記半導体層には、前記素子の形成領域と前記他の素子の形成領域とを電気的に分離するために、前記半導体層の表面において前記素子の形成領域の周囲を取囲む溝が形成されており、前記絶縁ゲートトランジスタのソース領域とドレイン領域とは前記半導体層の前記表面に形成されており、前記ソース領域は、前記半導体層の前記表面において前記素子の形成領域内で前記ドレイン領域の周囲を取囲むように形成されている、半導体装置。
IPC (4件):
H01L 21/8234
, H01L 27/088
, H01L 21/76
, H01L 29/78
FI (5件):
H01L 27/08 102 A
, H01L 21/76 L
, H01L 29/78 301 W
, H01L 29/78 652 F
, H01L 29/78 656 E
引用特許:
審査官引用 (14件)
-
伝導度変調型MISFETを有する半導体装置
公報種別:公開公報
出願番号:特願平3-044759
出願人:富士電機株式会社
-
MISFETを有する半導体装置
公報種別:公開公報
出願番号:特願平3-277486
出願人:富士電機株式会社
-
高耐圧半導体素子
公報種別:公開公報
出願番号:特願平4-241846
出願人:株式会社東芝
-
特開平2-016751
-
誘電体分離型半導体装置
公報種別:公開公報
出願番号:特願平5-185121
出願人:株式会社東芝
-
特開平2-154468
-
特開平3-257969
-
半導体保護素子
公報種別:公開公報
出願番号:特願平4-154878
出願人:日本電気株式会社
-
特開平1-191477
-
絶縁ゲート型半導体装置
公報種別:公開公報
出願番号:特願平6-188538
出願人:株式会社東芝
-
高電圧半導体構造及びその製造方法
公報種別:公開公報
出願番号:特願平6-087577
出願人:シリコニックス・インコーポレイテッド
-
特開平4-072667
-
特開昭53-000980
-
特開昭56-083076
全件表示
前のページに戻る