特許
J-GLOBAL ID：200903086566704045

積層型圧電素子とその製造方法

発明者：
進藤 智

進藤 智 について

, 
林 宏一

林 宏一 について

, 
安藤 陽

安藤 陽 について


出願人/特許権者：
株式会社村田製作所

株式会社村田製作所 について


代理人 (1件)： 岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願2003-419829
公開番号（公開出願番号）：特開2005-123554
出願日： 2003年12月17日
公開日（公表日）： 2005年05月12日
要約：
【課題】 積層型圧電アクチュエータ等の積層型圧電素子とその製造方法に関し、積層型圧電素子に生じる割れを防止でき、製造が容易で、外部電極の密着性に優れる。 【解決手段】 圧電体セラミックス層11と内部電極層12とを積層してなり、異なる極性の内部電極層12の間に位置する活性部Aと、活性部Aの周囲に存在する不活性部Bとを有する積層体10を得る工程と、積層体10を積層方向に伸長させて、積層体10全体のドメインの向きを略積層方向に配向する工程と、内部電極層12を介し積層体10に電界を印加して活性部Aを分極する工程とを含むものである。【選択図】 図1
請求項（抜粋）：
圧電体セラミックス層と内部電極層とを積層してなり、異なる極性の内部電極層の間に位置する活性部と、前記活性部の周囲に存在する不活性部とを有する積層体を得る工程と、 前記積層体を異なる極性の内部電極層間で印加される電界方向に伸長させて、積層体全体のドメインの向きを略前記電界方向に配向する工程と、 前記内部電極層を介し前記積層体に電界を印加して前記活性部を分極する工程と、 を含む積層型圧電素子の製造方法。
IPC (5件)：
H01L41/22 ,  F02M51/00 ,  H01L41/083 ,  H01L41/187 ,  H02N2/00
FI (6件)：
H01L41/22 Z ,  F02M51/00 E ,  H02N2/00 B ,  H01L41/08 S ,  H01L41/18 101D ,  H01L41/22 B
Fターム (7件)：
3G066BA46 ,  3G066CD04 ,  3G066CD21 ,  3G066CD30 ,  3G066CE27 ,  3G066DC13 ,  3G066DC17
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM