特許
J-GLOBAL ID:200903086794705450

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 古溝 聡 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-146125
公開番号(公開出願番号):特開2000-340563
出願日: 1999年05月26日
公開日(公表日): 2000年12月08日
要約:
【要約】【課題】 エレクトロマイグレーションの発生を防止する。【解決手段】 絶縁層12は、半導体基板11上に形成され、所定領域に配線層15を形成するための溝12aを有する。バリアメタル13は、溝12aの内壁に形成され、配線層15を構成する原子が絶縁層12内に拡散するのを防止する。シード層14は、溝12aの底部に形成されたバリアメタル13上に形成され、配線層15を形成する際の結晶成長の核となる。また、シード層14の結晶配向は、(111)配向が支配的である。配線層15は、溝12aを埋めるように、形成される。また、配線層15の結晶配向は、エレクトロマイグレーションの起こりにくい(111)配向が支配的である。
請求項(抜粋):
基板上に、配線間を絶縁する絶縁層を形成する絶縁層形成工程と、前記絶縁層の所定領域に、配線層を形成するための溝を形成する溝形成工程と、前記溝の内壁に、前記配線層を構成する原子が前記絶縁層内に拡散するのを防止するバリア層を形成するバリア形成工程と、前記バリア層上に、前記配線層を形成する際の結晶成長の核となるシード層を、実質的に(111)配向となるように形成するシード形成工程と、前記溝を埋めるように、前記シード層上に、実質的に(111)配向である配線層を形成する配線形成工程と、を備えることを特徴とする半導体装置の製造方法。
Fターム (16件):
5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033LL07 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ19 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033SS11 ,  5F033XX05
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る