特許
J-GLOBAL ID：200903087031631495

半導体装置の製造方法

発明者：
小松 裕司

小松 裕司 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-242754
公開番号（公開出願番号）：特開2001-068669
出願日： 1999年08月30日
公開日（公表日）： 2001年03月16日
要約：
【要約】【課題】チャネル形成領域と各ソース/ドレイン領域との間に位置するエクステンション領域における不純物濃度の最適化を図り、且つ、不純物濃度プロファイルの高精度制御を達成し得る半導体装置の製造方法を提供する。【解決手段】各ソース/ドレイン領域から延在するエクステンション領域を有する半導体装置の製造方法は、(A)ゲート絶縁膜20及びゲート電極21を形成し、(B)不純物を導入した後、導入された不純物の活性化熱処理を行い、以て、ソース/ドレイン領域23を形成し、次いで、(C)少なくともエクステンション領域25を形成すべき半導体層10の領域に不純物を導入した後、導入された不純物の活性化熱処理を行い、以て、半導体層10にエクステンション領域25を形成する工程を具備する。
請求項（抜粋）：
(イ)半導体層表面に形成されたゲート絶縁膜、及び該ゲート絶縁膜上に形成されたゲート電極、(ロ)ゲート電極直下の半導体層に形成されたチャネル形成領域、(ハ)チャネル形成領域を挟むように、半導体層に形成されたソース/ドレイン領域、並びに、(ニ)各ソース/ドレイン領域とチャネル形成領域との間に位置する半導体層の領域に形成され、各ソース/ドレイン領域から延在するエクステンション領域、から構成された半導体装置の製造方法であって、(A)半導体層の表面にゲート絶縁膜を形成した後、該ゲート絶縁膜上にゲート電極を形成する工程と、(B)ソース/ドレイン領域を形成すべき半導体層の領域に不純物を導入した後、導入された不純物の活性化熱処理を行い、以て、半導体層にソース/ドレイン領域を形成する工程と、(C)少なくともエクステンション領域を形成すべき半導体層の領域に不純物を導入した後、導入された不純物の活性化熱処理を行い、以て、半導体層にエクステンション領域を形成する工程、を具備することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 29/78 ,  H01L 21/336 ,  H01L 21/265 ,  H01L 29/786
FI (3件)：
H01L 29/78 301 L ,  H01L 21/265 604 M ,  H01L 29/78 616 V
Fターム (23件)：
5F040DB03 ,  5F040DC01 ,  5F040EC07 ,  5F040EC13 ,  5F040EF02 ,  5F040EK01 ,  5F040EK02 ,  5F040FA03 ,  5F040FA05 ,  5F040FB03 ,  5F040FC19 ,  5F110DD05 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110FF23 ,  5F110GG02 ,  5F110GG12 ,  5F110HM15 ,  5F110NN02 ,  5F110QQ04 ,  5F110QQ05 ,  5F110QQ16
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM